intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating-Point DSP Pandhuan Pangguna IP Intel® FPGA
Parameterisasi Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
Pilih parameter sing beda kanggo nggawe inti IP sing cocog kanggo desain sampeyan.
- Ing Intel® Quartus® Prime Pro Edition, gawe proyek anyar sing target piranti Intel Cyclone® 10 GX.
- Ing Katalog IP, klik Pustaka ➤ DSP ➤ DSP Primitif ➤ Intel Cyclone 10 GX Native Floating Point DSP.
Editor parameter IP Core IP Intel Cyclone 10 GX Native Floating-Point DSP IP mbukak. - Ing kothak dialog Variasi IP Anyar, ketik Jeneng Entitas banjur klik OK.
- Ing Parameter, pilih Cithakan DSP lan View sampeyan pengin kanggo inti IP
- Ing Blok DSP View, ganti jam utawa reset saben register sing bener.
- Kanggo Multiply Tambah utawa Vector Mode 1, klik ing Chain Ing multiplexer ing GUI kanggo input pilih saka port chainin utawa port Ax.
- Klik simbol Penambah ing GUI kanggo milih tambahan utawa nyuda.
- Klik ing Multiplexer Chain Out ing GUI kanggo ngaktifake port chainout.
- Klik Generate HDL.
- Klik Rampung.
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Parameter
Tabel 1. Parameter
| Paramèter | Nilai | Nilai Default | Katrangan |
| Cithakan DSP | Multiply Tambah
Multiply Add Multiply Accumulate Vector Mode 1 Mode Vektor 2 |
Multiply | Pilih mode operasional sing dikarepake kanggo blok DSP.
Operasi sing dipilih dibayangke ing Blok DSP Kab View. |
| View | Register Mbisakake Register Clears | Register Aktifake | Pilihan kanggo milih skema clocking utawa skema reset kanggo register view. Operasi sing dipilih dibayangke ing Blok DSP Kab View. |
| terus… | |||
| Paramèter | Nilai | Nilai Default | Katrangan |
| Pilih Register Aktifake kanggo Blok DSP Kab View kanggo nuduhake skema clocking register. Sampeyan bisa ngganti jam kanggo saben register ing iki view.
Pilih Register Clears kanggo Blok DSP Kab View kanggo nuduhake skema reset register. Nguripake Gunakake Single Clear kanggo ngganti skema reset register. |
|||
| Gunakake Single Clear | Urip utawa mati | Mati | Aktifake parameter iki yen sampeyan pengin reset siji kanggo ngreset kabeh ndhaftar ing pemblokiran DSP. Pateni parameter iki kanggo nggunakake port reset beda kanggo ngreset register.
Aktifake kanggo cetha 0 ing register output; mateni kanggo cetha 1 ing register output. Cetha 0 kanggo register input nggunakake aclr[0] sinyal. Cetha 1 kanggo output lan pipo ndhaftar nggunakake sinyal aclr [1]. Kabeh register input nggunakake sinyal reset aclr[0]. Kabeh ndhaftar output lan pipa nggunakake sinyal reset aclr [1]. |
| DSP View Blok. | |||
| Multiplexer Rantai (14) | Aktifake Pateni | Pateni | Klik ing multiplexer kanggo ngaktifake chainin
pelabuhan. |
| Multiplexer Chain Out (12) | Pateni Aktifake | Pateni | Klik ing multiplexer kanggo ngaktifake chainout
pelabuhan. |
| Penambah (13) | +
– |
+ | Klik ing Penambah simbol kanggo milih tambahan utawa mode subtraction. |
| Register Jam
• jam_ax (2) • ay_clock (3) • az_clock (4) • multi_pipeline_clock k(5) • ax_chainin_pl_cloc k (7) • jam_input_penambah (9) • adder_input_2_clo ck (10) • jam_keluaran (11) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_clock k (8) |
ora ana Jam 0
Jam 1 Jam 2 |
Jam 0 | Kanggo ngliwati register apa wae, ganti jam register menyang ora ana.
Ganti jam registrasi menyang: • Jam 0 nggunakake sinyal clk [0] minangka sumber jam • Jam 1 nggunakake sinyal clk [1] minangka sumber jam • Jam 2 nggunakake sinyal clk [2] minangka sumber jam Sampeyan mung bisa ngganti setelan kasebut yen sampeyan milih Register Aktifake in View paramèter. |
Gambar 1. Blok DSP View
Tabel 2. Cithakan DSP
| Cithakan DSP | Katrangan |
| Multiply | Nindakake operasi multiplikasi presisi tunggal lan ngetrapake persamaan ing ngisor iki:
• Metu = Ay * Az |
| Tambah | Nindakake operasi tambahan utawa pengurangan presisi tunggal lan ngetrapake persamaan ing ngisor iki:.
• Metu = Ay + Ax • Metu = Ay – Ax |
| Multiply Tambah | Mode iki nindakake perkalian presisi tunggal, diikuti karo operasi tambahan utawa pengurangan lan ngetrapake persamaan ing ngisor iki.
• Metu = (Ay * Az) – chainin • Metu = (Ay * Az) + chainin • Metu = (Ay * Az) – Ax • Metu = (Ay * Az) + Ax |
| Multiply Accumulate | Nindakake perkalian floating-point banjur ditambahake utawa nyuda floating-point kanthi asil perkalian sadurunge lan ngetrapake persamaan ing ngisor iki:
• Metu(t) = [Ay(t) * Az(t)] – Metu (t-1) nalika akumulasi sinyal wis mimpin dhuwur. • Out (t) = [Ay (t) * Az (t)] + Out (t-1) nalika nglumpukake port mimpin dhuwur. • Metu (t) = Ay (t) * Az (t) nalika nglumpukake port mimpin kurang. |
| Mode Vektor 1 | Nindakake perkalian floating-point diikuti karo tambahan utawa subtraction floating-point kanthi input chainin saka pemblokiran DSP variabel sadurunge lan ngetrapake persamaan ing ngisor iki: |
| terus… | |
| Cithakan DSP | Katrangan |
| • Metu = (Ay * Az) – chainin
• Metu = (Ay * Az) + chainin • Metu = (Ay * Az), chainout = Ax |
|
| Mode Vektor 2 | Nindakake multiplikasi floating-point ing ngendi inti IP feed asil multiplikasi langsung menyang chainout. Inti IP banjur nambah utawa nyuda input chainin saka pemblokiran DSP variabel sadurunge saka input Ax minangka asil output.
Mode iki ditrapake persamaan ing ngisor iki: • Metu = Ax – chainin , chainout = Ay * Az • Metu = Ax + chainin , chainout = Ay * Az • Metu = Ax , chainout = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
Gambar 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP Signals
Tokoh nuduhake sinyal input lan output saka inti IP.
Tabel 3. Intel Cyclone 10 GX Native Floating-Point DSP Sinyal Input IP FPGA Intel
| Jeneng Sinyal | Jinis | Jembar | Default | Katrangan |
| kapak [31:0] | Input | 32 | kurang | Input data bus menyang multiplier. Kasedhiya ing:
• Tambah mode • Multiply-Tambah mode tanpa chainin lan chainout fitur • Mode Vektor 1 • Mode Vektor 2 |
| wis[31:0] | Input | 32 | kurang | Input data bus menyang multiplier.
Kasedhiya ing kabeh mode operasional floating-point. |
| iki[31:0] | Input | 32 | kurang | Input data bus menyang multiplier. Kasedhiya ing:
• Multiply • Multiply Tambah • Multiply Nglumpukake • Mode Vektor 1 • Mode Vektor 2 |
| chainin[31:0] | Input | 32 | kurang | Sambungake sinyal kasebut menyang sinyal chainout saka inti IP DSP floating-point sadurunge. |
| clk [2:0] | Input | 3 | kurang | Input sinyal jam kanggo kabeh ndhaftar.
Sinyal jam iki mung kasedhiya yen ana register input, register pipeline, utawa register output disetel kanggo Jam0 or Jam1 or Jam2. |
| wis [2:0] | Input | 3 | dhuwur | Jam ngaktifake clk [2:0]. Sinyal iki aktif-High.
• ena [0] iku kanggo Jam0 • ena [1] iku kanggo Jam1 • ena [2] iku kanggo Jam2 |
| aclr[1:0] | Input | 2 | kurang | Asynchronous sinyal input cetha kanggo kabeh ndhaftar. Sinyal kasebut aktif-dhuwur.
Gunakake aclr[0] kanggo kabeh ndhaftar input lan nggunakake aclr[1] kanggo kabeh pipo lan output ndhaftar. |
| nglumpukake | Input | 1 | kurang | Sinyal input kanggo ngaktifake utawa mateni fitur accumulator.
• Negesake sinyal iki kanggo ngaktifake umpan balik output penambah. • De-negesake sinyal iki kanggo mateni mekanisme umpan balik. Sampeyan bisa negesake utawa mbatalake sinyal iki sajrone mbukak. Kasedhiya ing mode Multiply Accumulate. |
| chainout[31:0] | Output | 32 | — | Sambungake sinyal kasebut menyang sinyal chainin saka inti IP DSP floating-point sabanjure. |
| asil[31:0] | Output | 32 | — | Output data bus saka inti IP. |
Riwayat Revisi Dokumen
Owah-owahan menyang Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP User Guide
| Tanggal | Versi | Owah-owahan |
| November 2017 | 2017.11.06 | Rilis wiwitan. |
Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan. * Jeneng lan merek liyane bisa uga diklaim minangka properti wong liya.
Dokumen / Sumber Daya
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] Pandhuan pangguna Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
