intel AN 837 Pedoman Desain kanggo HDMI FPGA IP User Guide

Isine ndhelikake

1 intel AN 837 Pedoman Desain kanggo HDMI FPGA IP

2 Pedoman Desain kanggo HDMI Intel® FPGA IP

2.1 Informasi sing gegandhengan

3 Riwayat Revisi Dokumen kanggo AN 837: Pedoman Desain kanggo HDMI Intel FPGA IP

4 Dokumen / Sumber Daya

4.1 Referensi

5 Kiriman sing gegandhengan

intel AN 837 Pedoman Desain kanggo HDMI FPGA IP

Pedoman Desain kanggo HDMI Intel® FPGA IP

Pandhuan desain mbantu sampeyan ngetrapake IP FPGA Intel High-Definition Multimedia Interface (HDMI) nggunakake piranti FPGA. Pedoman iki nggampangake desain papan kanggo antarmuka video HDMI Intel® FPGA IP.

Informasi sing gegandhengan

HDMI Intel FPGA IP User Guide

AN 745: Pedoman Desain kanggo Intel FPGA DisplayPort Interface

HDMI Intel FPGA Pedoman Desain IP

Antarmuka HDMI Intel FPGA nduweni data Transition Minimized Differential Signaling (TMDS) lan saluran jam. Antarmuka uga nggawa Video Electronics Standards Association (VESA) Display Data Channel (DDC). Saluran TMDS nggawa data video, audio, lan tambahan. DDC adhedhasar protokol I2C. Inti HDMI Intel FPGA IP nggunakake DDC kanggo maca Data Identifikasi Tampilan Lengkap (EDID) lan ngganti konfigurasi lan informasi status antarane sumber HDMI lan sink.

HDMI Intel FPGA IP Board Design Tips

Nalika sampeyan ngrancang sistem HDMI Intel FPGA IP, nimbang tips desain Papan ing ngisor iki.

Gunakake ora luwih saka rong vias saben tilak lan supaya liwat stubs

Cocokake impedansi pasangan diferensial karo impedansi konektor lan kabel perakitan (100 ohm ± 10%)
Nyilikake skew antar-pasangan lan intra-pasangan kanggo nyukupi syarat miring sinyal TMDS

Aja nuntun pasangan diferensial liwat celah ing bidang ngisor
Gunakake praktik desain PCB kacepetan dhuwur standar

Gunakake shifter level kanggo nyukupi kepatuhan listrik ing TX lan RX
Gunakake kabel sing kuat, kayata kabel Cat2 kanggo HDMI 2.0

Diagram Skema

Diagram skema Bitec ing pranala sing kasedhiya nggambarake topologi kanggo papan pangembangan Intel FPGA. Nggunakake topologi link HDMI 2.0 mbutuhake sampeyan netepi kepatuhan listrik 3.3 V. Kanggo ketemu 3.3 V selaras ing piranti Intel FPGA, sampeyan kudu nggunakake shifter tingkat. Gunakake redriver DC-gandeng utawa retimer minangka shifter tingkat kanggo pemancar lan panrima.

Piranti vendor eksternal yaiku TMDS181 lan TDP158RSBT, loro-lorone mlaku ing pranala DCcoupled. Sampeyan mbutuhake pull-up sing tepat ing garis CEC kanggo mesthekake fungsi nalika interoperating karo piranti remot kontrol konsumen liyane. Diagram skema Bitec disertifikasi CTS. Sertifikasi, Nanging, khusus tingkat produk. Desainer platform disaranake kanggo menehi sertifikat produk pungkasan kanggo fungsi sing tepat.

Informasi sing gegandhengan

Diagram Skema kanggo Revisi Kartu Putri HDMI HSMC 8
Diagram Skema kanggo Revisi Kartu Putri HDMI FMC 11

Diagram Skema kanggo Revisi Kartu Putri HDMI FMC 6

Hot-Plug Detection (HPD)

Sinyal HPD gumantung marang sinyal Daya +5V sing mlebu, contoneample, pin HPD bisa ditegesake mung nalika sinyal + 5V Power saka sumber dideteksi. Kanggo antarmuka karo FPGA, sampeyan kudu nerjemahake sinyal 5V HPD menyang FPGA I/O vol.tage level (VCCIO), nggunakake voltage tingkat translator kayata TI TXB0102, kang ora duwe resistor narik-up Integrasi. Sumber HDMI kudu narik mudhun sinyal HPD supaya bisa andal mbedakake antarane sinyal HPD ngambang lan vol dhuwur.tage level sinyal HPD. Sinyal HDMI sink + 5V Power kudu diterjemahake menyang FPGA I/O voltage level (VCCIO). Sinyal kasebut kudu ditarik kanthi lemah kanthi resistor (10K) kanggo mbedakake sinyal Daya + 5V sing ngambang nalika ora didhukung dening sumber HDMI. Sumber HDMI + Sinyal Daya 5V nduweni proteksi over-current ora luwih saka 0.5A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC adhedhasar sinyal I2C (SCL lan SDA) lan mbutuhake resistor pull-up. Kanggo antarmuka karo Intel FPGA, sampeyan kudu nerjemahake level sinyal 5V SCL lan SDA menyang vol FPGA I/O.tage level (VCCIO) nggunakake voltagpenerjemah tingkat e, kayata TI TXS0102 sing digunakake ing kertu putri Bitec HDMI 2.0. TI TXS0102 voltagpiranti penerjemah tingkat e nggabungake resistor pull-up internal supaya ora ana resistor pull-up on-board sing dibutuhake.

Riwayat Revisi Dokumen kanggo AN 837: Pedoman Desain kanggo HDMI Intel FPGA IP

Versi Dokumen	Owah-owahan
2019.01.28	Ganti jeneng IP HDMI miturut rebranding Intel. Ditambahake ing Diagram Skema bagean sing njlèntrèhaké Bitec diagram skematis digunakake karo Papan Intel FPGA. Nambahake link menyang diagram skematis kanggo revisi kertu putri Bitec FMC HDMI 11. Added liyane tips desain ing HDMI Intel FPGA IP Board Design Tips bagean.

Tanggal	Versi	Owah-owahan
Januari 2018	2018.01.22	Rilis wiwitan. Cathetan: Dokumen iki ngemot pedoman desain HDMI Intel FPGA sing dicopot saka AN 745: Pedoman Desain kanggo Antarmuka DisplayPort lan HDMI lan jenenge AN 745: Pedoman Desain kanggo Antarmuka DisplayPort FPGA Intel.

Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo spesifikasi saiki sesuai karo babar pisan standar Intel nanging nduweni hak kanggo ngganti produk lan layanan sawayah-wayah tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.

Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

ID: 683677
Versi: 2019-01-28

Dokumen / Sumber Daya

intel AN 837 Pedoman Desain kanggo HDMI FPGA IP [pdf] Pandhuan pangguna
AN 837 Pedoman Desain kanggo HDMI FPGA IP, AN 837, Pedoman Desain kanggo HDMI FPGA IP, Pedoman kanggo HDMI FPGA IP, HDMI FPGA IP

Referensi

Manual pangguna