MICROCHIP RTG4 FPGAs Board Design lan Layout Guidelines Guide pangguna

Iki addendum kanggo AC439: Pedoman Desain Papan lan Tata Letak kanggo Cathetan Aplikasi FPGA RTG4, menehi informasi tambahan, kanggo nandheske yen pedoman cocog dawa DDR3 diterbitake ing révisi 9 utawa mengko njupuk precedence saka tata letak Papan digunakake kanggo kit pembangunan RTG4 ™. Kaping pisanan, kit pangembangan RTG4 mung kasedhiya karo Engineering Silicon (ES). Sawise rilis dhisikan, kit kasebut banjur diisi karo piranti produksi standar (STD) lan piranti produksi RTG1 kacepetan -4. Nomer bagean, RTG4-DEV-KIT lan RTG4-DEV-KIT-1 dilengkapi piranti kelas kacepetan STD lan piranti kelas kacepetan -1.

Salajengipun, addendum iki kalebu rincian ing piranti I / O prilaku kanggo macem-macem power-up lan power-down urutan, uga, DEVRST_N pratelan sak operasi normal.

Analysis saka RTG4-DEV-KIT DDR3 Papan Layout

Kit pangembangan RTG4 ngetrapake data 32-bit lan antarmuka ECC DDR4 3-bit kanggo saben loro pengontrol FDDR RTG4 sing dibangun lan blok PHY (FDDR Timur lan Kulon). Antarmuka diatur kanthi fisik minangka limang jalur bait data.

Kit nderek fly dening rencana nuntun minangka diterangake ing bagean DDR3 Layout Guidelines AC439: Papan Desain lan Tata Letak Guidelines kanggo RTG4 FPGA Aplikasi Wigati. Nanging, amarga kit pangembangan iki dirancang sadurunge nerbitake cathetan aplikasi, ora cocog karo pedoman sing cocog karo dawa sing dianyari sing diterangake ing cathetan aplikasi. Ing specification DDR3, ana +/- 750 watesan ps ing miring antarane strobe data (DQS) lan jam DDR3 (CK) ing saben piranti memori DDR3 sak transaksi nulis (tDQSS).

Nalika pedoman cocog dawa ing AC439 révisi 9 utawa versi mengko saka cathetan aplikasi mèlu, tata letak Papan RTG4 bakal ketemu watesan tDQSS kanggo loro -1 lan STD piranti kelas kacepetan ing kabeh proses, voltage lan suhu (PVT) sawetara operasi didhukung dening piranti produksi RTG4. Iki wis rampung dening factoring ing paling awon output skew antarane DQS lan CK ing RTG4 pins. Khusus, nalika nggunakake dibangun-RTG4 FDDR controller plus PHY, DQS ndadékaké CK dening 370 ps maksimum kanggo piranti kelas kacepetan -1 lan DQS Leads CK dening 447 ps maksimum kanggo piranti STD kelas kacepetan, ing kahanan paling ala.

Adhedhasar analisis ditampilake ing Tabel 1-1, RTG4-DEV-KIT-1 ketemu watesan tDQSS ing saben piranti memori, ing kahanan operasi paling awon kanggo RTG4 FDDR. Nanging, kaya sing ditampilake ing Tabel 1-2, tata letak RTG4-DEV-KIT, diisi karo piranti RTG4 kelas kecepatan STD, ora ketemu tDQSS kanggo piranti memori kaping papat lan kaping lima ing topologi fly-by, ing operasi paling awon. kahanan kanggo RTG4 FDDR. Umumé, RTG4-DEV-KIT digunakake ing kahanan khas, kayata suhu kamar ing lingkungan lab. Mulane, analisis kasus paling awon iki ora ditrapake kanggo RTG4-DEV-KIT sing digunakake ing kahanan sing khas. Analisis serves minangka example saka apa iku penting kanggo tindakake pedoman cocog dawa DDR3 kadhaptar ing AC439, supaya desain Papan pangguna meets tDQSS kanggo aplikasi pesawat.

Kanggo luwih njlimet ex ikiample, lan nduduhake carane menehi ganti rugi kanthi manual kanggo tata letak Papan RTG4 kang ora bisa ketemu pedoman cocog dawa AC439 DDR3, RTG4-DEV-KIT karo STD piranti kelas kacepetan isih bisa ketemu tDQSS ing saben piranti memori, ing kahanan paling awon, amarga dibangun ing RTG4 FDDR controller plus PHY nduweni kemampuan kanggo statis wektu tundha sinyal DQS saben data byte lane. Pergeseran statis iki bisa digunakake kanggo nyuda miring antarane DQS lan CK ing piranti memori sing nduweni tDQSS> 750 ps. Waca bagean Training DRAM, ing UG0573: RTG4 FPGA High Speed DDR Interfaces Guide kanggo informasi luwih lengkap babagan nggunakake kontrol wektu tundha statis (ing REG_PHY_WR_DQS_SLAVE_RATIO register) kanggo DQS sak transaksi nulis. Nilai tundha iki bisa digunakake ing Libero® SoC nalika instantiating pengontrol FDDR kanthi inisialisasi otomatis kanthi ngowahi kode wiwitan CoreABC FDDR sing digawe kanthi otomatis. Proses sing padha bisa ditrapake kanggo tata letak papan pangguna sing ora cocog karo tDQSS ing saben piranti memori.

Tabel 1-1. Evaluasi RTG4-DEV-KIT-1 tDQSS Pitungan Kanggo -1 Parts lan FDDR1 Antarmuka

Path Analisa	Dawane Jam (mil)	Tundha Panyebaran Jam (ps)	Dawa Data (mil)	Panyebaran Data Tundha (ps)	Bedane antarane CLKDQS amarga Routing (mils)	tDQSS ing saben memori, sawise Papan skew + FPGA DQSCLK miring (ps)
Memori FPGA-1st	2578	412.48	2196	351.36	61.12	431.12
Memori FPGA-2nd	3107	497.12	1936	309.76	187.36	557.36
Memori FPGA-3rd	3634	581.44	2231	356.96	224.48	594.48
Memori FPGA-4th	4163	666.08	2084	333.44	332.64	702.64
Memori FPGA-5th	4749	759.84	2848	455.68	304.16	674.16

Cathetan: Ing kahanan paling awon, RTG4 FDDR DDR3 DQS-CLK skew kanggo -1 piranti 370 ps maksimum lan 242 ps minimal.

Tabel 1-2. Evaluasi RTG4-DEV-KIT tDQSS Pitungan kanggo STD Parts lan FDDR1 Interface

Path Analisa	Dawane Jam (mil)	Tundha Panyebaran Jam (ps)	Dawa Data (mil)	Tundha Panyebaran Data (ps)	Bedane antarane CLKDQS amarga Routing (mils)	tDQSS ing saben memori, sawise Papan skew + FPGA DQSCLK miring (ps)
Memori FPGA-1st	2578	412.48	2196	351.36	61.12	508.12
Memori FPGA-2nd	3107	497.12	1936	309.76	187.36	634.36
Memori FPGA-3rd	3634	581.44	2231	356.96	224.48	671.48
Memori FPGA-4th	4163	666.08	2084	333.44	332.64	779.64
Memori FPGA-5th	4749	759.84	2848	455.68	304.16	751.16

Cathetan: Ing kahanan paling awon, RTG4 FDDR DDR3 DQS-CLK skew kanggo piranti STD punika 447 ps maksimum lan 302 ps minimal.

Cathetan: Papan panyebaran wektu tundha ngira 160 ps / inch wis digunakake ing analisis iki example kanggo referensi. Wektu tundha panyebaran papan nyata kanggo papan pangguna gumantung saka papan tartamtu sing dianalisis.

Power Sequencing

Adendum iki kanggo AC439: Papan Desain lan Tata Letak Pedoman kanggo RTG4 FPGA Aplikasi Wigati, menehi informasi tambahan, kanggo nandheske kritis kanggo tindakake Board Design Guidelines. Priksa manawa pedoman ditindakake babagan Power-Up lan Power-Down.

Power-Up

Tabel ing ngisor iki nampilake kasus panggunaan daya munggah sing disaranake lan pedoman daya munggah sing cocog.

Tabel 2-1. Pedoman Power-Up

Gunakake Case	Requirement urutan	kelakuane	Cathetan
DEVRST_N Ditegesake sajrone daya munggah, nganti kabeh sumber daya RTG4 wis tekan kondisi operasi sing disaranake	Ora spesifik ramp-munggah pesenan dibutuhake. Penyetor ramp-munggah kudu munggah monotonically.	Sawise VDD lan VPP tekan ambang aktivasi (VDD ~= 0.55V, VPP ~= 2.2V) lan DEVRST_N dirilis, POR Delay Counter bakal mbukak nganti ~ 40ms khas (50ms max), banjur daya piranti nganti fungsine manut ing Angka 11 lan 12 (DEVRST_N PUFT) saka System Controller User's Guide (UG0576). Ing tembung liyane, urutan iki njupuk 40 ms + 1.72036 ms (khas) saka titik DEVRST_N wis dirilis. Elinga yen nggunakake DEVRST_N sakteruse ora ngenteni POR counter kanggo nindakake power-up kanggo fungsi fungsi lan kanthi mangkono urutan iki mung njupuk 1.72036 ms (khas).	Miturut desain, output bakal dipatèni (yaiku float) nalika power-up. Sawise counter POR wis rampung, DEVRST_N dirilis lan kabeh pasokan VDDI I/O wis tekan ambang ~0.6V, banjur I/Os bakal tristated karo pull-up lemah diaktifake, nganti output transisi menyang kontrol pangguna, saben Tokoh 11 lan 12 saka UG0576. Output kritis sing kudu tetep sithik sajrone power-up mbutuhake resistor tarik mudhun 1K-ohm eksternal.
DEVRST_N ditarik-munggah kanggo VPP lan kabeh Penyetor ramp munggah ing wektu sing padha	VDDPLL kudu ora dadi sumber daya pungkasan kanggo ramp munggah, lan kudu tekan minimal dianjurake vol operasitage sadurunge sumber pungkasan (VDD utawa VDDI) wiwit rampkanggo nyegah gangguan output kunci PLL. Waca RTG4 Clocking Resources Guide (UG0586) kanggo panjelasan carane nggunakake input CCC / PLL READY_VDDPLL kanggo mbusak syarat urutan kanggo sumber daya VDDPLL. Salah siji dasi SERDES_x_Lyz_VDDAIO kanggo sumber padha VDD, utawa mesthekake padha daya-up bebarengan.	Sawise VDD lan VPP tekan ambang aktivasi (VDD ~= 0.55V, VPP ~= 2.2V) counter tundha POR 50 ms bakal mbukak. Daya piranti nganti wektu fungsional cocog karo Gambar 9 lan 10 (VDD PUFT) Pandhuan pangguna Controller Sistem (UG0576). Ing tembung liyane, total wektu 57.95636 ms.	Miturut desain, output bakal dipatèni (yaiku float) nalika power-up. Sawise counter POR wis rampung, DEVRST_N dirilis lan kabeh pasokan VDDI IO wis tekan ambang ~0.6V, banjur I/Os bakal tristated karo pull-up lemah diaktifake, nganti output transisi menyang kontrol pangguna, saben Gambar 9 lan 10 saka UG0576. Output kritis sing kudu tetep sithik sajrone power-up mbutuhake resistor tarik mudhun 1K-ohm eksternal.
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Urutan kadhaptar ing Column Skenario. DEVRST_N ditarik munggah menyang VPP.	Sawise VDD lan VPP tekan ambang aktivasi (VDD ~= 0.55V, VPP ~= 2.2V) counter tundha POR 50ms bakal mbukak. Daya piranti nganti wektu fungsional cocog karo Gambar 9 lan 10 (VDD PUFT) Pandhuan pangguna Controller Sistem (UG0576). Rampung saka urutan daya-up piranti lan daya-nganti wektu fungsi adhedhasar sumber VDDI pungkasan sing diuripake.	Miturut desain, output bakal dipatèni (yaiku float) nalika power-up. Sawise counter POR wis rampung, DEVRST_N dirilis lan kabeh pasokan VDDI I/O wis tekan ambang ~0.6V, banjur IOs bakal tristated karo pull-up lemah diaktifake, nganti output transisi menyang kontrol pangguna, saben Gambar 9 lan 10 saka UG0576. Ora ana aktifitas pull-up sing lemah sajrone power-up nganti kabeh pasokan VDDI tekan ~ 0.6V. Kauntungan utama saka urutan iki yaiku pasokan VDDI pungkasan sing tekan ambang aktivasi iki ora bakal diaktifake pull-up sing lemah lan bakal langsung transisi saka mode sing dipateni menyang mode sing ditemtokake pangguna. Iki bisa bantuan nyilikake jumlah external 1K narik-mudhun resistor dibutuhake kanggo designs kang duwe mayoritas I / O bank-bank powered by VDDI pungkasan munggah. Kanggo kabeh bank-bank I / O liyane sing didhukung dening sumber VDDI liyane saka sumber VDDI pungkasan sing mundhak, output kritis sing kudu tetep sithik sajrone power-up mbutuhake resistor tarik mudhun 1K ohm eksternal.

Pertimbangan sajrone DEVRST_N Assertion lan Power-Down

Yen AC439: Pedoman Desain Papan lan Tata Letak kanggo pedoman Cathetan Aplikasi RTG4 FPGA ora diturutiview rincian ing ngisor iki:

Kanggo urutan daya-mudhun diwenehi ing Tabel 2-2, pangguna bisa ndeleng I / O glitches utawa inrush lan dilut acara saiki.
Kaya sing kasebut ing Notifikasi Penasihat Pelanggan (CAN) 19002.5, panyimpangan saka urutan mudhun daya sing disaranake ing lembar data RTG4 bisa micu arus transien ing pasokan VDD 1.2V. Yen 3.3V VPP sumber ramped mudhun sadurunge sumber 1.2V VDD, saiki transient ing VDD bakal diamati minangka VPP lan DEVRST_N (powered by VPP) tekan kira-kira 1.0V. Arus sementara iki ora kedadeyan yen VPP dipateni pungkasan, miturut rekomendasi lembar data. - Gedhe lan durasi arus transien gumantung saka desain sing diprogram ing FPGA, kapasitansi decoupling papan khusus, lan respon transien vol 1.2V.tage pengatur. Ing kasus sing jarang, arus transien nganti 25A (utawa 30 Watts ing sumber VDD nominal 1.2V) wis diamati. Amarga sifat mbagekke saka saiki transient VDD iki ing kabeh kain FPGA (ora dilokalisasi ing wilayah tartamtu), lan wektu cendhak, ora ana masalah linuwih yen transient daya-mudhun 25A utawa kurang. - Minangka praktik desain sing paling apik, tindakake rekomendasi lembar data kanggo ngindhari arus sementara.

Glitches I/O kira-kira 1.7V kanggo 1.2 ms.
– Gagal dhuwur ing output nyopir Low utawa Tristate bisa diamati.
– Gagal kurang ing output nyopir Dhuwur bisa uga diamati (gangguan kurang ora bisa dikurangi kanthi nambah 1 KΩ pull-mudhun).

Powering mudhun VDDIx pisanan ngidini transisi monoton saka Dhuwur kanggo Low, nanging output sedhela drive kurang kang bakal mengaruhi Papan pangguna kang nyoba kanggo externally narik output dhuwur nalika RTG4 VDDIx powered mudhun. RTG4 mbutuhake aku / O Pads ora externally mimpin ndhuwur VDDix bank sumber voltagDadi yen resistor eksternal ditambahake menyang rel listrik liyane, mula kudu mudhun bebarengan karo pasokan VDDIx.
Tabel 2-2. Skenario Glitch I/O Nalika Ora Nututi Urutan Power-Mudhun sing Disaranake ing AC439

Negara Output Default	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down Prilaku
					Gagal I/O	Saiki In-Rush
I/O Driving Low utawa Tristated	Ramp mudhun sawise VPP ing sembarang urutan		Ramp mudhun dhisik	Disambungake menyang VPP	wis1	ya wis
	Ramp mudhun ing urutan apa wae sawise pratelan DEVRST_N			Negesake sadurunge sembarang Penyetor ramp mudhun	wis1	Ora
I/O Driving High	Ramp mudhun sawise VPP ing sembarang urutan		Ramp mudhun dhisik	Disambungake menyang VPP	ya wis	ya wis
	Ramp mudhun ing sembarang urutan sadurunge VPP		Ramp mudhun pungkasan	Disambungake menyang VPP	No2	Ora
	Ramp mudhun ing urutan apa wae sawise pratelan DEVRST_N			Negesake sadurunge sembarang Penyetor ramp mudhun	ya wis	Ora

(1) Eksternal 1 KΩ narik-mudhun resistor dianjurake kanggo ngurangi glitch dhuwur ing kritis I / Os, kang kudu tetep Low sak daya-mudhun.
(2) A glitch kurang mung diamati kanggo I / O sing externally ditarik-up menyang sumber daya kang tetep powered minangka VPP ramps mudhun. Nanging, iki nglanggar kahanan operasi sing disaranake piranti amarga PAD kudu ora dhuwur sawise VDDIx r sing cocog.amps mudhun.

Yen DEVRST_N ditegesake, pangguna bisa ndeleng kesalahan sing kurang ing output I / O sing nyopir dhuwur lan uga ditarik metu liwat resistor menyang VDDI. Kanggo example, karo resistor pull-up 1KΩ, glitch kurang tekan vol minimaltage saka 0.4V kanthi durasi 200 ns bisa kedadeyan sadurunge output tristated.

Cathetan: DEVRST_N ora kudu ditarik ing ndhuwur VPP voltage. Kanggo ngindhari sing kasebut ing ndhuwur, dianjurake kanggo ngetutake urutan daya munggah lan mudhun sing diterangake ing AC439: Pedoman Desain Papan lan Tata Letak kanggo Wigati Aplikasi FPGA RTG4.

Riwayat Revisi

Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi saiki.

Tabel 3-1. Riwayat Revisi

Revisi	Tanggal	Katrangan
A	04/2022	Sajrone pratelan DEVRST_N, kabeh RTG4 I/Os bakal tristated. Output sing mimpin dhuwur dening kain FPGA lan externally ditarik dhuwur ing Papan bisa nemu glitch kurang sadurunge ngetik kondisi tristate. Desain papan kanthi skenario output kasebut kudu dianalisis kanggo mangerteni pengaruh interkoneksi menyang output FPGA sing bisa dadi salah nalika DEVRST_N ditegesake. Kanggo informasi luwih lengkap, waca Langkah 5 ing bagean 2.2. Pertimbangan sajrone DEVRST_N Assertion lan Power-Down. Ganti jeneng Power-Mudhun kanggo bagean 2.2. Pertimbangan sajrone DEVRST_N Assertion lan Power-Down. Diowahi kanggo Cithakan Microchip.
2	02/2022	Ditambahake bagean Power-Up. Ditambahake bagean Power Sequencing.
1	07/2019	Publikasi pisanan saka dokumen iki.

Dhukungan FPGA Microchip

Klompok produk Microchip FPGA ndhukung produk karo macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, lan kantor sales donya. Pelanggan disaranake ngunjungi sumber online Microchip sadurunge ngubungi dhukungan amarga kemungkinan pitakone wis dijawab.

Hubungi Pusat Dhukungan Teknis liwat websitus ing www.microchip.com/support. Sebutake nomer Komponen Piranti FPGA, pilih kategori kasus sing cocog, lan upload desain files nalika nggawe cilik support technical.
Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.

Saka Amerika Utara, telpon 800.262.1060

Saka negara liya, hubungi 650.318.4460
Fax, saka ngendi wae ing donya, 650.318.8044

Microchip kasebut Websitus

Microchip nyedhiyakake dhukungan online liwat kita websitus ing www.microchip.com/. Iki websitus digunakake kanggo nggawe files lan informasi gampang kasedhiya kanggo pelanggan. Sawetara konten sing kasedhiya kalebu:

Dhukungan produk - Lembar data lan kesalahan, cathetan aplikasi lan sampprogram le, sumber desain, Panuntun pangguna lan dokumen support hardware, Rilis piranti lunak paling anyar lan piranti lunak arsip
Dhukungan Teknis Umum - Pitakonan sing Sering Ditakoni (FAQ), panjalukan dhukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
Bisnis Microchip - Pandhuan pamilih lan pesenan produk, siaran pers Microchip paling anyar, dhaptar seminar lan acara, dhaptar kantor penjualan Microchip, distributor lan perwakilan pabrik

Layanan Notifikasi Ganti Produk

Layanan kabar pangowahan produk Microchip mbantu para pelanggan tetep saiki ing produk Microchip. Pelanggan bakal nampa kabar email yen ana owah-owahan, nganyari, revisi utawa kesalahan sing ana gandhengane karo kulawarga produk utawa alat pangembangan sing dikarepake. Kanggo ndhaftar, pindhah menyang www.microchip.com/pcn lan tindakake pandhuan registrasi.

Dhukungan Pelanggan

Pangguna produk Microchip bisa nampa pitulung liwat sawetara saluran:

Distributor utawa Perwakilan
Kantor Penjualan Lokal
Embedded Solution Engineer (ESE)
Dhukungan Teknis

Pelanggan kudu hubungi distributor, wakil utawa ESE kanggo dhukungan. Kantor penjualan lokal uga kasedhiya kanggo mbantu para pelanggan. Dhaptar kantor penjualan lan lokasi kalebu ing dokumen iki.
Dhukungan teknis kasedhiya liwat websitus ing: www.microchip.com/support

Fitur Proteksi Kode Piranti Microchip

Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing produk Microchip:

Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah". Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.

Kabar Legal

Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Panganggone informasi iki kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak sampeyan lan bisa uga diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing www.microchip.com/en-us/support/design-help/client-support-services.

INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSURAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAIN, sing ana hubungane karo informasi kasebut kalebu nanging ora winates karo JAMINAN NON-INFLARITY, NON-INFRINGEMENT. TUJUAN, Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA.

MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGAP, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEQUENTIAL RUGI, RUSAK, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGUN SING DIBUAT, SANAYAN ANA KEMUNGKINAN UTAWA KERUSAKAN SING BISA DIPIKIR. TO THE FULLEST EXTENT diijini dening hukum, TANGGUNG JAWAB TOTAL MICROCHIP ING ALL CLAIMS ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing sampeyan wis mbayar langsung menyang microchip kanggo informasi.

Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang lan kabeh karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba kasebut.

merek dagang

Jeneng lan logo Microchip, logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, lan XMEGA minangka merek dagang kadhaptar saka Microchip Technology Incorporated ing AS lan negara liya.

AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, lan ZL minangka merek dagang kadhaptar saka Microchip Technology Incorporated ing AS

Penindasan Tombol Adjacent, AKS, Analog-kanggo-Digital Age, Kapasitor Apa wae, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Pencocokan Rata-rata Dinamis, DEM , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Pemrograman Serial In-Circuit, ICSP, INICnet, Paralel Cerdas, Konektivitas Antar-Chip, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, lan ZENA minangka merek dagang Microchip Technology Incorporated ing AS lan negara liya.

SQTP minangka tandha layanan saka Microchip Technology Incorporated ing AS

Logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, lan Trusted Time minangka merek dagang kadhaptar saka Microchip Technology Inc. ing negara liya.

GestIC minangka merek dagang kadhaptar saka Microchip Technology Germany II GmbH & Co. KG, anak perusahaan saka Microchip Technology Inc., ing negara liya.

Kabeh merek dagang liyane sing kasebut ing kene minangka properti saka perusahaan kasebut.

© 2022, Microchip Technology Incorporated lan anak perusahaan. Kabeh hak dilindhungi undhang-undhang.
ISBN: 978-1-6683-0362-7

Sistem Manajemen Mutu

Kanggo informasi babagan Sistem Manajemen Kualitas Microchip, bukak www.microchip.com/quality.

Dodolan lan Layanan ing saindenging jagad

AMERIKA

ASIA / PASIFIK

EROPA

Kantor perusahaan

2355 West Chandler Blvd. Chandler, AZ 85224-6199

Telpon: 480-792-7200

Fax: 480-792-7277

Dhukungan Teknis: www.microchip.com/support Web alamat: www.microchip.com Atlanta

Duluth, GA

Telpon: 678-957-9614
Fax: 678-957-1455

Austin, TX

Telpon: 512-257-3370

Boston Westborough, MA Telp: 774-760-0087

Fax: 774-760-0088

Chicago

Itasca, IL

Telpon: 630-285-0071

Fax: 630-285-0075

Dallas

Addison, TX

Telpon: 972-818-7423
Fax: 972-818-2924

Detroit

Novi, MI

Telpon: 248-848-4000

Houston, TX

Telpon: 281-894-5983

Indianapolis Noblesville, IN Tel: 317-773-8323

Fax: 317-773-5453
Telpon: 317-536-2380

Los Angeles Mission Viejo, CA Telp: 949-462-9523

Fax: 949-462-9608
Telpon: 951-273-7800

Raleigh, NC

Telpon: 919-844-7510

New York, NY

Telpon: 631-435-6000

San Jose, CA

Telpon: 408-735-9110
Telpon: 408-436-4270

Kanada - Toronto

Telpon: 905-695-1980
Fax: 905-695-2078

Australia - Sydney

Telpon: 61-2-9868-6733

China - Beijing

Telpon: 86-10-8569-7000

China - Chengdu

Telpon: 86-28-8665-5511

China - Chongqing

Telpon: 86-23-8980-9588

China - Dongguan

Telpon: 86-769-8702-9880

China - Guangzhou

Telpon: 86-20-8755-8029

China - Hangzhou

Telpon: 86-571-8792-8115

China - Hong Kong SAR

Telpon: 852-2943-5100

China - Nanjing

Telpon: 86-25-8473-2460

China - Qingdao

Telpon: 86-532-8502-7355

China - Shanghai

Telpon: 86-21-3326-8000

China - Shenyang

Telpon: 86-24-2334-2829

China - Shenzhen

Telpon: 86-755-8864-2200

China - Suzhou

Telpon: 86-186-6233-1526

China - Wuhan

Telpon: 86-27-5980-5300

China - Xian

Telpon: 86-29-8833-7252

China - Xiamen

Telpon: 86-592-2388138

China - Zhuhai

Telpon: 86-756-3210040

India - Bangalore

Telpon: 91-80-3090-4444

India - New Delhi

Telpon: 91-11-4160-8631

India - Pune

Telpon: 91-20-4121-0141

Jepang - Osaka

Telpon: 81-6-6152-7160

Jepang - Tokyo

Telpon: 81-3-6880-3770

Korea - Daegu

Telpon: 82-53-744-4301

Korea - Seoul

Telpon: 82-2-554-7200

Malaysia – Kuala Lumpur

Telpon: 60-3-7651-7906

Malaysia – Penang

Telpon: 60-4-227-8870

Filipina - Manila

Telpon: 63-2-634-9065

Singapura

Telpon: 65-6334-8870

Taiwan - Hsin Chu

Telpon: 886-3-577-8366

Taiwan - Kaohsiung

Telpon: 886-7-213-7830

Taiwan - Taipei

Telpon: 886-2-2508-8600

Thailand - Bangkok

Telpon: 66-2-694-1351

Vietnam - Ho Chi Minh

Telpon: 84-28-5448-2100

Austria - Wels

Telpon: 43-7242-2244-39
Fax: 43-7242-2244-393

Denmark - Kopenhagen

Telpon: 45-4485-5910
Fax: 45-4485-2829

Finlandia - Espoo

Telpon: 358-9-4520-820

Prancis - Paris

Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

Jerman - Garching

Telpon: 49-8931-9700

Jerman - Haan

Telpon: 49-2129-3766400

Jerman - Heilbronn

Telpon: 49-7131-72400

Jerman - Karlsruhe

Telpon: 49-721-625370

Jerman - München

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Jerman - Rosenheim

Telpon: 49-8031-354-560

Israel - Ra'anana

Telpon: 972-9-744-7705

Italia - Milan

Telpon: 39-0331-742611

Fax: 39-0331-466781

Italia - Padova

Telpon: 39-049-7625286

Walanda - Drunen

Telpon: 31-416-690399

Fax: 31-416-690340

Norwegia - Trondheim

Telpon: 47-72884388

Polandia - Warsaw

Telpon: 48-22-3325737

Romania - Bukares

Tel: 40-21-407-87-50

Spanyol - Madrid

Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

Swedia - Gothenberg

Tel: 46-31-704-60-40

Swedia - Stockholm
Telpon: 46-8-5090-4654

UK - Wokingham
Telpon: 44-118-921-5800
Fax: 44-118-921-5820

Dokumen / Sumber Daya

MICROCHIP RTG4 FPGAs Board Design lan Pedoman Layout [pdf] Pandhuan pangguna
RTG4 FPGAs Board Design and Layout Guidelines, RTG4, FPGAs Board Design and Layout Guidelines, Layout Guidelines

Referensi

Manual pangguna

Pambuka