MICROCHIP LAN8814 Daftar Priksa Desain Hardware

PAMBUKA

Dokumen iki nyedhiyakake dhaptar mriksa desain hardware kanggo kulawarga produk Microchip LAN8814. Iki dimaksudake kanggo mbantu pelanggan entuk sukses desain pass pertama. Item dhaptar priksa iki kudu ditindakake nalika nggunakake LAN8814 ing desain anyar. Ringkesan item kasebut kasedhiya ing Bagean 11.0, "Ringkesan Daftar Priksa Hardware". Informasi rinci babagan subyek kasebut bisa ditemokake ing bagean sing cocog:

• Bagian 2.0, "Pertimbangan Umum"
• Bagian 3.0, "Daya"
• Bagean 4.0, "Antarmuka Media Pasangan Twisted"
• Bagean 5.0, "Antarmuka MAC QSGMII/Q-USGMII"
• Bagean 6.0, "Jam Piranti"
• Bagean 7.0, "Output Jam sing Dipulihake Media"
• Bagian 8.0, "Dhukungan 1588"
• Bagean 9.0, "Antarmuka Digital lan I/O"
• Bagian 10.0, "Lain-lain"

PERTIMBANGAN UMUM

Referensi sing dibutuhake
Implementor LAN8814 kudu duwe dokumen ing ngisor iki:

• LAN8814 4-Port Gigabit Ethernet Transceiver karo QSGMII/Q-USGMII, IEEE 1588, SyncE lan TSN Support Sheet
• Dokumen LAN8814 EVB, kalebu skema, PCB file, BOM, etc ing www.microcip.com.

Priksa Pin
Priksa pinout saka bagean marang sheet data. Priksa manawa kabeh pin cocog karo lembar data lan dikonfigurasi minangka input, output, utawa bidirectional kanggo mriksa kesalahan.

lemah

• Referensi lemah siji minangka lemah sistem digunakake kanggo kabeh pin lemah. Gunakake siji bidang lemah terus kanggo mesthekake dalan lemah impedansi kurang lan referensi lemah terus kanggo kabeh sinyal.
• A lemah sasis perlu antarane Magnetik lan konektor RJ45 ing sisih baris kanggo EMI lan ESD luwih apik.

DAYA

Tabel 3-1 nuduhake pin sumber daya kanggo LAN8814.

jeneng	Pin	Katrangan	Komentar
+ 2.5/3.3V Analog I/O Power Supply	VDDAH 4 VDDAH_P[3:0] 113, 100, 24, 11 VDDAH_SERDES 49, 51 VDDAH_PLL_PTP 65 VDDAH_ABPVT 66	+2.5/3.3V analog I/O power supply	daya
+ 2.5/3.3V Sumber Daya Analog	VDD33REF 3	+ 2.5/3.3V sumber daya analog	daya
+1.1V Analog Power Supply	VDDAL_ADC_A_P[3:0] 109, 96, 20, 7 VDDAL_ADC_B_P[3:0] 110, 97, 21, 8 VDDAL_ADC_C_P[3:0] 116, 103, 27, 14 VDDAL_3, 0 VDDAL_117, 104 VDDAL_28, 15 , XNUMX VDDAL_PLL 1 VDDAL_SERDES 43 VDDTXL_SERDES 46 VDDAL_CK125 41, 121	+ 1.1V sumber daya analog	daya
+ 3.3 / 2.5 / 1.8V Variabel I/O Power Supply Input	VDDIO 53, 59, 64, 71, 76, 87, 93 VDDIO_1 34	+3.3/2.5/1.8V variabel I/O input daya digital	daya
+1.1V Digital Input Sumber Daya Inti	VDDCORE 39, 54, 63, 81, 124	+ 1.1V input sumber daya inti digital	daya
Paddle Ground	P_VSS	Tanah umum. Paddle kapapar iki kudu disambungake menyang bidang lemah karo Uploaded liwat.	GND
lemah	VSS_CK125 40, 120	lemah	GND

Requirements saiki

• Priksa manawa voltagRegulator lan distribusi daya dirancang kanggo nyukupi kabutuhan saiki sing ditemtokake kanggo saben ril daya ing bagean konsumsi daya ing lembar data piranti. (Deleng Lembar Data LAN8814 kanggo konfigurasi sistem sing beda.)
• Bagean Karakteristik Operasional Lembar Data LAN8814 ngemot rincian konsumsi daya piranti sing diukur sajrone macem-macem mode operasi ing macem-macem volume operasi.tages. Dissipa-tion daya dipengaruhi dening suhu, sumber voltage, lan sumber eksternal / syarat sink.
• Kabeh pangukuran paling awon dijupuk ing +6% sumber daya lan +125°C suhu kasus. Deleng Tabel 6-4, Tabel 6-5, lan Tabel 6-6 ing Lembar Data LAN8814.
• Data konsumsi daya dipérang dadi Tabel 6-1, Tabel 6-2, lan Tabel 6-3 ing Lembar Data LAN8814 kanggo operasi khas lan Tabel 6-4, Tabel 6-5, lan Tabel 6-6 ing Lembar Data LAN8814 kanggo operasi paling awon (kadhaptar minangka VDDCore, VDDAL_x, lan VDDIO_x).
• Operasi papat port:
  • Papat Port (1.17V, 3.5V, lan 3.5V) Konsumsi Daya
  • Papat Port (1.17V, 2.65V, lan 2.65V) Konsumsi Daya
  • Papat Port (1.17V, 2.65V, lan 1.91V) Konsumsi Daya

Pesawat Power Supply
LAN8814 nggabungake kontroler LDO opsional kanggo digunakake karo MOSFET saluran P eksternal nalika ngasilake sumber 1.1V saka sumber 2.5V utawa 3.3V sing ana. Nggunakake pengontrol LDO lan MOSFET ora dibutuhake. Sumber 1.1V eksternal bisa digunakake kanthi alternatif.

PILIHAN MOSFET

• Persyaratan desain lan tata letak PCB minimal sing paling penting utawa pertimbangan kanggo pilihan MOSFET yaiku:
  • P-saluran
  • 500 mA arus terus menerus
  • 3.3V utawa 2.5V sumber - input voltage
  • 1.1V saluran - output voltage
• VGS kanggo MOSFET kudu beroperasi ing wilayah jenuh saiki konstan lan ora menyang volume thresh-old.tage kanggo wilayah potong MOSFET, VGS(th).
• Kapasitor elektrolitik 220 µF antarane 1.1V lan lemah dibutuhake kanggo operasi LDO sing tepat.

LDO DISABLE
Kontroler LDO diaktifake kanthi gawan. Bisa uga dipateni liwat setelan register internal. Sumber eksternal 1.1V perlu yen LDO dipateni.

Sambungan Circuit Daya lan Analog Power Plane Filtering

• Deleng Gambar 3-1, sing nuduhake sambungan daya lan lemah kanggo LAN8814.
• Rel daya 1.1 V ora opsional. Nanging, pangguna duwe pilihan kanggo milih rel listrik 2.5V utawa 3.3V. Penyetor analog 1.1V lan 2.5V utawa 3.3V sing disaring ora kudu disingkat menyang pasokan digital liyane ing tingkat paket utawa PCB.
• Pertimbangan desain lan tata letak PCB sing paling penting yaiku:
  • Priksa manawa pesawat bali ana ing jejere bidang daya (tanpa lapisan sinyal ing antarane).
  • Priksa manawa pesawat siji digunakake kanggo voltage referensi karo pamisah kanggo vol individutage ril ing pesawat kasebut. Coba maksimalake area saben pamisah daya ing bidang daya adhedhasar koordinat sing cocog kanggo saben rel kanggo nggedhekake kopling antarane saben voltage rel lan pesawat bali.
  • Nyilikake gulung resistif nalika irit nindakake panas saka piranti nggunakake 1 oz cladding tembaga.
• PCB papat lapisan kanthi mung siji pesawat daya sing ditunjuk kudu netepi teknik desain sing tepat kanggo nyegah acara sistem ran-dom, kayata kesalahan CRC. Saben sumber daya mbutuhake gulung resistif paling murah kanggo nguwasani pin piranti kanthi decoupling lokal sing dipasang kanthi bener.
• Manik-manik ferit kudu digunakake ing saringan induktor seri yen bisa, utamane kanggo piranti kanthi kapadhetan dhuwur utawa daya dhuwur.
  • A manik ferit kudu digunakake kanggo isolasi saben sumber analog saka liyane saka Papan. Manik kudu diselehake ing seri antarane kapasitor decoupling akeh lan kapasitor decoupling lokal.
  • Amarga kabeh desain PCB ngasilake prilaku kopling swara sing unik, ora kabeh manik ferit utawa kapasitor decoupling bisa dibutuhake kanggo saben desain. Disaranake para perancang sistem menehi pilihan kanggo ngganti manik-manik ferrite kanthi resistor 0Ω yen evaluasi kinerja sistem rampung.

KONEKSI POWER SUPPLY lan FILTERING LOKAL

Kapasitor Decoupling Bulk

• Kapasitor decoupling bulk bisa diselehake ing sembarang posisi trep ing Papan. Kapasitor decoupling lokal kudu X5R utawa X7R keramik lan diselehake sabisa kanggo saben pin daya LAN8814.
• Priksa manawa kapasitor akeh (4.7 µF nganti 22 µF) digabungake ing saben rel daya sumber daya.

ANTARA MUKA MEDIA pasangan bengkong

10/100/1000 Mbps Interface Sambungan
LAN8814 nduweni papat port GPHY saka PHY 0 nganti PHY 3 kanggo Port 1, Port 2, Port 3, lan Port 4. Nomer pin sing rinci saka urutan lan deskripsi PHY 0 nganti PHY 3 kaya ing ngisor iki:

• TX_RXP_A_[0:3] (pin 5, 18, 94, 107): Pins iki ngirim / nampa positif (+) sambungan saka Pasangan A saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXN_A_[0:3] (pin 6, 19, 95, 108): Pins iki ngirim / nampa sambungan negatif (-) saka Pasangan A saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXP_B_[0:3] (pin 9, 22, 98, 111): Pins iki ngirimaken / nampa positif (+) sambungan saka Pasangan B saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXN_B_[0:3] (pin 10, 23, 99, 112): Pins iki ngirim / nampa sambungan negatif (-) saka Pasangan B saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXP_C_[0:3] (pin 12, 25, 101, 114): Pins iki ngirim / nampa positif (+) sambungan saka Pasangan C saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXN_C_[0:3] (pin 13, 26, 102, 115): Pins iki ngirim / nampa sambungan negatif (-) saka Pasangan C saka internal PHY 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXP_D_[0:3] (pin 16, 29, 105, 118): Pins iki ngirim / nampa positif (+) sambungan saka Pasangan D saka PHY internal 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.
• TX_RXN_D_[0:3] (pin 17, 30, 106, 119): Pins iki ngirim / nampa positif (+) sambungan saka pasangan D saka PHY internal 0 kanggo PHY 3. Pins iki nyambung menyang 10/100/1000 Magnetik. Ora ana terminator eksternal lan bias sing dibutuhake.

Sambungan Magnetik lan Sambungan RJ45

• Sambungan tunyuk tengah ing sisih LAN8814 kanggo saluran Pair A mung nyambungake kapasitor 0.1 µF menyang GND. Ora bias dibutuhake.
• Sambungan tunyuk tengah ing sisih LAN8814 kanggo saluran Pair B mung nyambungake kapasitor 0.1 µF menyang GND. Ora ana bias sing dibutuhake.
• Sambungan tunyuk tengah ing sisih LAN8814 kanggo saluran Pair C mung nyambungake kapasitor 0.1 µF menyang GND. Ora bias dibutuhake.
• Sambungan tunyuk tengah ing sisih LAN8814 kanggo saluran Pair D mung nyambungake kapasitor 0.1 µF menyang GND. Ora bias dibutuhake.
• Tutul tengah magnet saka kabeh papat pasangan dianjurake supaya diisolasi kanthi kapasitor 0.1 μF sing kapisah menyang lemah. Alesane yaiku vol mode umumtage bisa beda antarane pasangan, utamané kanggo 10/100 operasi. (Pasangan A lan B aktif, nalika Pasangan C lan D ora aktif.) Nanging, kanggo Magnetik konektor terpadu karo tunyuk tengah ganged, script workaround kanggo alamat watesan ngarep-mburi analog iki kasedhiya ing piranti lunak. Waca LAN8814 Errata.
• Sambungan tunyuk tengah kanggo saben pasangan (A, B, C, lan D) ing sisih kabel (RJ45 sisih) kudu mungkasi karo 75Ω resistor liwat umum 1000 pF, 2 kV kapasitor menyang lemah chassis.
• Mung siji 1000 pF, 2 kV kapasitor menyang lemah chassis dibutuhake kanggo saben PHY. Iki dienggo bareng karo pasangan A, Pasangan B, Pasangan C, lan pasangan D ketuk tengah.
• Mung siji 1000 pF, 2 kV kapasitor utawa manik ferrite kanggo disambungake antarane lemah sasis lan lemah sistem dibutuhake. Iki dienggo bareng karo PHY 0, PHY 1, PHY 2, lan PHY 3 kanggo Port 1, Port 2, Port 3, lan Port 4.
• Perisai RJ45 kudu nyambung menyang lemah sasis. Iki kalebu konektor RJ45 kanthi utawa tanpa magnet terintegrasi. Waca bagean 4.3, "Pertimbangan Layout PCB" kanggo panuntun dhumateng carane lemah sasis kudu digawe saka lemah sistem.

Pertimbangan Layout PCB

• Kabeh pasangan diferensial jejak antarmuka MDI kudu duwe impedansi karakteristik 100Ω menyang bidang GND. Iki minangka syarat sing ketat kanggo nyuda kerugian bali. Persyaratan iki diselehake marang Desainer PCB lan omah FAB.
• Saben pasangan MDI kudu diselehake sabisa-bisa ing podo karo kanggo nyilikake EMI lan crosstalk. Saben port pasangan A, B, C, lan D kudu cocog dawane kanggo nyegah wektu tundha ora cocog sing bakal nyebabake gangguan mode umum.
• Saenipun, ora ana crossover utawa liwat ing jalur sinyal.
• Incorporate 1000 pF, 2 kV kapasitor utawa manik ferit kanggo nyambung antarane lemah sasis lan lemah sistem. Iki ngidini sawetara keluwesan ing testing EMI kanggo opsi grounding beda yen ninggalake jejak mbukak tetep loro latar kapisah. Kanggo kinerja paling apik, cendhak latar bebarengan karo manik ferit utawa kapasitor. Pangguna kudu nyeleh kapasitor utawa manik ferrite adoh saka piranti LAN8814 utawa piranti sensitif liyane ing panggonan seko PCB kanggo ESD luwih.

Antarmuka Media Ethernet
Gambar 4-1 nggambarake piranti sambungan antarmuka media Ethernet. Elinga yen piranti ndhukung magnets connect-tor terpadu karo tutul tengah ganged.

KONEKSI ANTARA FACE MEDIA ETHERNET

QSGMII / Q-USGMII MAC INTERFACE

• Piranti LAN8814 ndhukung antarmuka MAC QSGMII / Q-USGMII kanggo ngirim patang port data jaringan lan kecepatan port 10/100/1000 Mbps.
• Nomer pin rinci lan katrangan pin antarmuka QSGMII MAC diterangake ing bagean ngisor iki. Figure 5-1 nuduhake piranti QSGMII / Q-USGMII sambungan antarmuka MAC.

QSGMII / Q-USGMII Pins lan Sambungan
LAN8814 ndhukung antarmuka QSGMII / Q-USGMII MAC kanggo ngirim papat port GPHY saka PHY 0 kanggo PHY 3. Nomer pin rinci lan katrangan ing QSGMII MAC Interface minangka nderek:

• QSGMII_TXP (pin 47): Pin iki minangka sambungan sinyal positif (+) ngirimake kanggo pasangan diferensial kanggo QSGMII / Q-USGMII Transmitter Output Positif.
• QSGMII_TXN (pin 45): Pin iki minangka sambungan sinyal negatif (-) ngirimake kanggo pasangan diferensial kanggo QSGMII / Q-USGMII Transmitter Output Negative.
• QSGMII_RXP (pin 42): Pin iki minangka sambungan sinyal positif (+) nampa kanggo pasangan diferensial kanggo QSGMII / Q-USGMII Transmitter Input Positif.
• QSGMII_RXN (pin 44): Pin iki nampa sambungan sinyal negatif (-) kanggo pasangan diferensial kanggo QSGMII / Q-USGMII Transmitter Input Negative.
• REF_PAD_CLK_P (pin 50): Iki minangka sambungan sinyal positif (+) saka pasangan diferensial kanggo QSGMII / Q-USGMII Eksternal Referensi Jam Input Positif.
• REF_PAD_CLK_M (pin 48): Iki minangka sambungan sinyal negatif (-) saka pasangan diferensial kanggo QSGMII / Q-USGMII External Reference Clock Input Negative.

QSGMII MAC
Piranti LAN8814 ndhukung MAC QSGMII kanggo ngirim papat port data jaringan lan kacepetan port saka 10/100/1000 Mbps. Yen QSGMII MAC kang LAN8814 nyambungake kanggo ndhukung fungsi iki configures piranti kanggo mode QSGMII MAC, nyetel ndhaftar 19G, bit 15:14 = 01. Kajaba iku, nyetel ndhaftar 18G kaya sing dikarepake.

QSGMII MAC INTERFACE SAMBUNGAN

Aturan Desain QSGMII MAC

• Gunakake kopling AC karo kapasitor 0.1 µF kanggo aplikasi chip-to-chip. Selehake kapasitor ing mburi nampa sinyal.
• Ngambah kudu routed minangka 50Ω (100Ω diferensial) kontrol jalur transmisi impedansi (microstrip utawa strip-line).
• Jejak kudu padha dawa (ing 10 mils) ing saben pasangan diferensial kanggo nyilikake skew.
• Ngambah kudu mbukak jejer kanggo bidang lemah siji kanggo cocog impedansi lan nyilikake gangguan.
• Jarak padha karo kaping lima longkangan bidang lemah dianjurake antarane trek jejer kanggo ngurangi crosstalk antarane pasangan diferensial. Jarak minimal kaping telu saka celah bidang lemah dibutuhake.
• Tilak kudu ngindhari vias lan owah-owahan lapisan. Yen owah-owahan lapisan ora bisa nyingkiri, mode-penindasan vias kudu klebu ing jejere vias sinyal kanggo ngurangi kekuatan sembarang radiating kolom palsu.
• Pengawal vias kudu diselehake ora luwih saka seprapat dawane gelombang antarane trek pasangan diferensial.

JAM piranti

Jam Referensi
Jam referensi piranti ndhukung sinyal jam 25 MHz lan 125 MHz. Jam input diferensial 1588 ndhukung frekuensi 10 MHz, 25 MHz, lan 125 MHz. Loro-lorone jam referensi bisa dadi diferensial utawa siji-rampung. Yen dif-ferential, padha kudu capacitively gandheng lan LVDS kompatibel.

Jam Sistem lan Sambungan Ethernet Sinkron
Jam referensi sistem LAN8814 ndhukung antarmuka input jam input kristal / referensi sistem kanthi rincian pin ing ngisor iki:

• XI (pin 128): Input Crystal / Input Jam Referensi Sistem. Nalika nggunakake kristal 25 MHz, input iki disambungake menyang siji timbal saka kristal. Waca REF_CLK_SEL [1:0] kanggo informasi tambahan. Nalika nggunakake jam ref-erence sistem 25 MHz, iki input saka external 25 MHz osilator.
• XO (pin 127): Kristal Output. Nalika nggunakake kristal 25 MHz, output iki disambungake menyang siji timbal saka kristal. Waca REF_CLK_SEL [1:0] kanggo informasi tambahan. Nalika nggunakake sumber jam referensi sistem 25 MHz, pin iki ora disambungake.
• CK125_REF_INP (pin 123): Sistem Referensi Jam Input Positif. Pin iki minangka sambungan sinyal positif (+) saka pasangan diferensial. Nalika nggunakake sumber jam referensi sistem 125 MHz, iki disambungake menyang osilator external 125 MHz. Waca REF_CLK_SEL [1:0] kanggo informasi tambahan.
• CK125_REF_INM (pin 122): Input Jam Referensi Sistem Negatif. Pin iki minangka sambungan sinyal negatif (-) saka pasangan diferensial. Nalika nggunakake sumber jam referensi sistem 125 MHz, iki disambungake menyang osilator external 125 MHz. Waca REF_CLK_SEL [1:0] kanggo informasi tambahan.
• CK25OUT (pin 126): Output Jam Sistem. Salinan buffer saka jam referensi internal 25 MHz. Jam output iki didhukung dening VDDAH.

Nalika jam referensi digunakake, priksa manawa:

• Persyaratan jitter ing Lembar Data LAN8814 dipenuhi.
• Jejak kasebut diarahake minangka jalur transmisi impedansi sing dikontrol 50Ω (100Ω diferensial) (microstrip utawa stripline).
• Kopling AC karo kapasitor 0.1 µF digunakake. Kapasitor paling apik diselehake cedhak karo pin input jam referensi.
• Kanggo sawetara pembalap jam, resistor terminasi diselehake ing sisih driver jam. Resistor mandap ora biasane dibutuhake ing sisih LAN8814 saka kapasitor.
• Kabeh jam referensi kudu bebas saka glitches utawa kudu tanpa hit.
• Jam referensi sing ora digunakake bisa ditinggal ngambang (Ora Sambung).

Input REFCLK Tunggal
Kanggo nggunakake jam referensi siji-rampung, resistor external (Rs) dibutuhake. Tujuan saka Rs kanggo matesi saluran ing output osilator. Konfigurasi kanggo REFCLK siji-rampung dirujuk menyang VDDAH sesuai karo diagram sambungan daya ing Figure 3-1. Karakteristik listrik I/O DC Non-variabel Tipe Input Buffer ICLK ditemtokake ing Tabel 6-1 lan diagram Input REFCLK Single-Ended ditampilake ing Gambar 6-1.

TABEL 6-1: ICLK TYPE INPUT BUFFER NON-VARIABLE I/O DC KARAKTERISTIK LISTRIK

ICLK Tipe Input Buffer	Simbol	minimal	maksimal	Unit	Cathetan
Tingkat Input Kurang	VIL	—	0.5	V	Cathetan 1
Tingkat Input Dhuwur	VIH	2.0	—	V
Kebocoran Input	IIH	–10	10	A

Cathetan 1: XI opsional bisa mimpin saka 25 MHz osilator jam siji-rampung sing specifications iki ditrapake.

SINGLE-ENDED REFCLK INPUT

Input REFCLK diferensial
Kopling AC dibutuhake nalika nggunakake REFCLK diferensial. Jam diferensial kudu digandhengake sacara kapasitif lan kompatibel karo LVDS. Gambar 6-2 nuduhake konfigurasi.

AC kopling kanggo REFCLK INPUT beda

MEDIA BALIK OUTPUT JAM

Kanggo aplikasi Ethernet Sinkron, LAN8814 kalebu loro pin output jam sing wis pulih lan loro pin input jam sing wis pulih.

• RCVRD_CLK_OUT1 (pin 79): Waras Output Jam 1 (GPIO_9/TCK). Output Jam Mbalekake 2.5 MHz, 25 MHz, utawa 125 MHz. Pin iki bisa diatur kanggo tansah output 2.5 MHz preduli saka kacepetan PHY.
• RCVRD_CLK_OUT2 (pin 80): Waras Output Jam 2 (GPIO_10/TMS). Output Jam Mbalekake 2.5 MHz, 25 MHz, utawa 125 MHz. Pin iki bisa diatur kanggo tansah output 2.5 MHz preduli saka kacepetan PHY.
• RCVRD_CLK_IN1 (pin 77): Input Jam Mbalekake 1 (GPIO_7/TDI). Input Jam sing Dipulihake 2.5 MHz, 25 MHz, utawa 125 MHz.
• RCVRD_CLK_IN2 (pin 78): Input Jam Mbalekake 2 (GPIO_8/TDO). Input Jam sing Dipulihake 2.5 MHz, 25 MHz, utawa 125 MHz.

Deleng Figure 7-1 kanggo diagram fungsi saka operasi output RCVRD_CLK_OUT sing nuduhake opsi jam mbalekake kasedhiya.

OUTPUT JAM SYNCE-BALIK

Deleng Gambar 7-2 lan Gambar 7-3 nalika nggunakake aplikasi Ethernet Sinkron.

KONFIGURASI JAM ETHERNET SYNCHRONOUS KHAS

SYNCCHRONOUS ETHERNET mbalekake jam DAISY-CHAINING

1588 Dhukungan

Sambungan Pin IEEE 1588
LAN8814 mendukung IEEE-1588 Timestamping fungsi. Fungsi iki ana ing lan mung ditrapake kanggo piranti. IEEE-1588 Timestampfungsi ora kasedhiya utawa ditrapake kanggo LAN8804. Antarmuka hardware menyang IEEE-1588 Timestamppamblokiran kapacak ing Tabel 8-1.

IEEE-1588 TIMESTAMP INTERFACE HARDWARE

GPIO	Pin #	Fungsi Alternate	Katrangan
GPIO0	68	1588_ACARA_A	1588 Acara LTC A
GPIO1	69	1588_ACARA_B	1588 LTC Acara B
GPIO2	70	1588_REF_CLK	1588 Referensi Jam Input
GPIO3	72	1588_LD_ADJ	1588 Muat / Nyetel Input
GPIO4	73	1588_STI_CS_N	1588 Serial Wektuamp Antarmuka Chip Pilih
GPIO5	74	1588_STI_CLK	1588 Serial Wektuamp Output Jam Antarmuka
GPIO6	75	1588_STI_DO	1588 Serial Wektuamp Output Data Antarmuka

• 1588_LD_ADJ (pin 72): 1588 Muat / Nyetel Input pin. Input iki ngontrol loading lan nyetel 1588 LTC. Pin iki dienggo bareng karo fungsi liyane.
• 1588_REF_CLK (pin 70): 1588 Referensi Jam Input. Frekuensi: 10, 25, utawa 125 MHz. Input iki opsional ndhukung format ePPS, ing ngendi PPS digabungake karo jam. Pin iki dienggo bareng karo fungsi liyane.
• 1588_STI_CLK (pin 74): 1588 Serial Wektuamp Output Jam Antarmuka. Pin iki dienggo bareng karo fungsi liyane.
• 1588_STI_CS_N (pin 73): 1588 Serial Wektuamp Antarmuka Chip Pilih. Pin iki dienggo bareng karo fungsi liyane.
• 1588_STI_DO (pin 75): 1588 Wektu Serialamp Output Data Antarmuka. Pin iki dienggo bareng karo fungsi liyane.
• 1588_EVENT_A (pin 68): 1588 LTC Event A. Nalika ditegesake, pin iki menehi tandha yen 1588 LTC Event A wis kedadeyan. Pin iki uga bisa diatur kanggo menehi sinyal Output PPS. Pin iki dienggo bareng karo fungsi liyane.
• 1588_EVENT_B (pin 69): 1588 LTC Event B. Nalika ditegesake, pin iki sinyal sing 1588 LTC Event B wis kedaden. Pin iki uga bisa diatur kanggo menehi sinyal Output PPS. Pin iki dienggo bareng karo fungsi liyane.
• Konfigurasi standar pin 1588_REF_CLK nyetel piranti kanggo nggunakake jam internal kanggo Local Time Counter (LTC). Deleng EP4, Reg 514, bit 12:10 sing ngontrol sumber jam referensi. Nilai standar EP4.514 bit 12:10 punika 000 (125 MHz jam saka internal System PLL). Kanggo ngaktifake sumber jam external, Reg EP4.514, bit 12:10 kudu diganti lan disetel kanggo 010 = Eksternal 1588_REF_CLK (bisa 10 MHz, 25 MHz, utawa 125 MHz).
• Counter wektu lokal nyimpen wektu lokal kanggo piranti lan wektu dipantau lan disinkronake menyang referensi eksternal dening CPU. Jam sumber kanggo counter dipilih sacara eksternal dadi 10 MHz, 25 MHz, lan 125 MHz. Jam kasebut bisa uga minangka jam garis utawa pin 1588_REF_CLK khusus. Sumber jam iki dipilih ing register. EP4.514, bit 12:10 duwe opsi ing ngisor iki kanggo Sumber Jam Referensi [12:10]:
  • 000 = 125 jam MHz saka Sistem PLL internal
  • 001 = 125 MHz QSGMII jam mbalekake
  • 010 = Eksternal 1588_REF_CLK (bisa 10 MHz, 25 MHz, utawa 125 MHz)
  • 011 = UNDIP
  • 100 = Jam sing dibalekake saka Port 0 Rx (bisa 25 MHz utawa 125 MHz)
  • 101 = Jam sing dibalekake saka Port 1 Rx (bisa 25 MHz utawa 125 MHz)
  • 110 = Jam sing dibalekake saka Port 2 Rx (bisa 25 MHz utawa 125 MHz)
  • 111 = Jam sing dibalekake saka Port 3 Rx (bisa 25 MHz utawa 125 MHz)
• Wigati dimangerteni manawa link kasebut mudhun nalika nggunakake Pilihan Jam sing Dipulihake, bakal nyebabake NO 1588 Jam Ref sing nyebabake prilaku sing ora dikarepake.

1588 Serial Wektuamp Antarmuka

• Format 1588 Serial Timestamp Antarmuka wis rinci ing Bagean 6.6.13, "1588 Serial Timestamp Format lan Wektu Antarmuka (STI)" saka Lembar Data LAN8814.
• Wektu Serial 1588amp Antarmuka bisa dikonfigurasi kaya ing ngisor iki:
  • Frekuensi pin 1588_STI_CLK bisa dikonfigurasi antarane 13.89 MHz lan 62.5 MHz, adhedhasar pamisah jam system 125 MHz kanthi nilai integer antarane [2, 8]. Iki diatur ing Register EP4.768. Iku uga config-urable kanggo 1588_STI_DO output jam adhedhasar munggah utawa Mudhun pinggiran.
  • Jumlah 1588_STI_CLK periode (1588_STI_CS_N deasserted) antarane wektu berturut-turutamp output.
  • Jumlah 1588_STI_CLK antarane 1588_STI_CS_N pratelan lan bit pisanan bener saka 1588_STI_DO.
• Nalika nyetel Aktifake / Pateni saka 1588 STI, egress timestamps lan teken bisa uga diwaca dening piranti lunak saka register internal (1588 STI Disabled), utawa di-push mati-chip liwat 1588 STI (1588 STI Enabled).
• Format ePPS dirinci ing Bagean 6.6.10, "1588_REF_CLK Referensi Jam Wektu" saka Lembar Data LAN8814.
• Kanggo nggunakake external 1588 pin Interface, padha kudu diaktifake minangka GPIOs lan GPIO Fungsi Alternate. Tipe Buffer GPIO lan Arah GPIO uga kudu disetel kanthi tepat.
• Deleng Tabel 8-2 lan Gambar 8-1 kanggo pin tambahan lan nggunakake 1588 kaping serialamp antarmuka.

SERIAL TIMESTAMP PIN Antarmuka

Jeneng Pin	Pin Nomer	Jinis	Katrangan
GPIO5/1588_STI_CLK	74	I/O, PU	1588 SPI jam
GPIO4/1588_STI_CS	73	I/O, PU	1588 SPI chip pilih
GPIO6/1588_STI_DO	75	I/O, PU	1588 SPI output data

1588 JAM DIFFERENTIAL lan 1588 SPI Konfigurasi

ANTARMUKA DIGITAL LAN I/O

Antarmuka MIIM (MDIO).

• Piranti LAN8814 ndhukung antarmuka manajemen IEEE 802.3 MII, uga dikenal minangka antarmuka Manajemen Input/Output (MDIO). Antarmuka iki ngidini piranti lapisan ndhuwur kanggo ngawasi lan ngontrol kahanan piranti. Piranti eksternal kanthi kemampuan MIIM digunakake kanggo maca status PHY lan/utawa ngatur setelan PHY. Rincian liyane babagan antarmuka MIIM bisa ditemokake ing Klausa 22.2.4 saka Spesifikasi IEEE 802.3 [1].
• Antarmuka MIIM kalebu ing ngisor iki:
  • Sambungan fisik sing nggabungake garis jam (MDC) lan garis data (MDIO).
  • Protokol tartamtu sing ngoperasikake sambungan fisik sing ngidini pengontrol eksternal bisa komunikasi karo siji utawa luwih piranti. Saben piranti diwenehi alamat PHY unik antarane 0h lan 1Fh dening pin strapping PHYAD [4:0].
  • ALPHYAD: (pin 68): GPIO0/1588_EVENT_A/ALLPHYAD - Tali konfigurasi ALLPHYAD nyetel standar saka All-PHYAD Enable bit ing daftar Kontrol Umum sing ngidini (ditarik-mudhun) utawa mateni (ditarik-munggah) kemampuan PHY kanggo nanggapi Alamat PHY 0 uga. minangka alamat PHY sing ditugasake.
  • PHYAD0: (pin 84): GPIO12/PORT0LED2/PHYAD0/PORT0_LED2_POL
  • PHYAD1: (pin 85): GPIO13/PORT3LED1/PHYAD1/PORT3_LED1_POL
  • PHYAD2: (pin 86): GPIO14/PORT3LED2/PHYAD2/PORT3_LED2_POL
  • PHYAD3: (pin 88): GPIO15/SOF0/PHYAD3
  • PHYAD4: (pin 89): GPIO16/SOF2/PHYAD4
• Input tali ALLPHYAD diwalik dibandhingake karo nilai bit Register.
• A papan alamat 32-register kanggo akses langsung menyang ndhaftar IEEE-ditetepake lan ndhaftar vendor-tartamtu, lan kanggo akses ora langsung kanggo alamat MMD lan ndhaftar.
• KABEH ALAMAT FIS. Biasane, PHY Ethernet diakses ing alamat PHY sing disetel dening pin strapping PHYAD [4:0]. Alamat PHY 0h didhukung kanthi opsional minangka alamat PHY siaran, sing ngidini printah nulis siji kanggo program register PHY sing padha kanggo loro utawa luwih piranti PHY (kanggo example, nggunakake Alamat PHY 0h kanggo nyetel ndhaftar Kontrol dhasar menyang nilai 0x1940 kanggo nyetel bit [11] menyang nilai siji kanggo ngaktifake daya-mudhun piranti lunak).
• Alamat PHY 0 diaktifake (saliyane alamat PHY sing disetel dening pin strapping PHYAD [4:0]) nalika bit All-PHYAD Enable ing daftar Kontrol Umum disetel dadi '1'. Tali konfigurasi ALLPHYAD uga bisa digunakake kanggo nyetel standar saka bit All-PHYAD Enable.
• Mode Output Pin Drive MDIO dikontrol dening rong bit sing ditetepake ing EP4.5 lan Reg17:
  • bit MDIO Buffer Type ing register Output Control (EP4.5 – bit 15 kanggo port 0)
  • test_a1_a2_en_bit (Reg17 – bit 9 kanggo saben port PHY)
• Nalika disetel menyang '0', output MDIO mbukak saluran. Nalika disetel kanggo '1', output MDIO push-narik. Kanggo ngatur output MDIO kanggo push-narik, nulis Nilai 0x8000 ing Port 0 kanggo Register EP4.5 (set dicokot 15). Kanggo saben port, tulis nilai 0x02f4 kanggo Register 17 sing nyetel bit 9 ing kabeh port.

Cathetan: Pin MDIO mung bisa disambungake karo Clause 22 MIIM Target liyane. Nyambungake Target Klausa 45, kayata 10G PHY, bakal nyebabake prilaku sing ora dikarepake.

Pin GPIO

• Umum Tujuan I / Os (GPIOs) kasusun saka 24 programmable input / pin output sing dienggo bareng karo pin liyane.
• Pin kasebut bisa dikonfigurasi kanthi individu liwat registrasi GPIO.
• Ati-ati banget kudu ditindakake ing pin input tali sing bisa digunakake kanggo Input Tujuan Umum. Input Tujuan Umum kudu dikondisikan utawa dipateni supaya ora nyopir nilai input tali sing salah sajrone wektu mbukak tali.
• Akeh GPIO duwe kemampuan kanggo digunakake minangka fungsi alternatif. Sawise diaktifake minangka GPIO, fungsi alternatif dipilih dening bit ing GPIO Alternate Function Select Registers. Jinis buffer fungsi alternatif isih dipilih liwat ndhaftar GPIO Buffer Type. Yen fungsi sulih Port LED lan GPIO Buffer Tipe mbukak-saluran, output buffer bakal kanthi otomatis milih antarane mbukak-sumber lan mbukak-saluran adhedhasar kutub LED applica-ble. Pin input fungsi alternatif bisa diwaca dening piranti lunak liwat register Data GPIO lan bisa ngasilake Interrupts GPIO. Tabel 9-1 nuduhake pemetaan fungsi sulih.

FUNGSI GPIO ALTERNATIF

GPIO	Pin #	Fungsi Alternate	Tali Konfigurasi	kahanan
GPIO0	68	1588_ACARA_A	ALPHIYAD	Delengen Cathetan 2.
GPIO1	69	1588_ACARA_B	MODE_SEL0	—
GPIO2	70	1588_REF_CLK	—	—
GPIO3	72	1588_LD_ADJ	MODE_SEL1	—
GPIO4	73	1588_STI_CS_N	MODE_SEL2	—
GPIO5	74	1588_STI_CLK	MODE_SEL3	—
GPIO6	75	1588_STI_DO	MODE_SEL4	—
GPIO7	77	RCVRD_CLK_IN1	(TDI)	—
GPIO8	78	RCVRD_CLK_IN2	(TDO)	—
GPIO9	79	RCVRD_CLK_OUT1	(TMS)	—
GPIO10	80	RCVRD_CLK_OUT2	(TCK)	—
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL	Delengen Cathetan 1.
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL	Delengen Cathetan 1.
GPIO13	85	PORT3LED1	PHYAD1/PORT3_LED1_POL	Delengen Cathetan 1.
GPIO14	86	PORT3LED2	PHYAD2/PORT3_LED2_POL	Delengen Cathetan 1.
GPIO15	88	SOF0	PHYAD3	—
GPIO16	89	SOF2	PHYAD4	—
GPIO17	57	PORT1LED1	PORT1_LED1_POL	Delengen Cathetan 1.
GPIO18	58	PORT1LED2	PORT1_LED2_POL	Delengen Cathetan 1.
GPIO19	60	PORT2LED1	PORT2_LED1_POL	Delengen Cathetan 1.
GPIO20	61	PORT2LED2	PORT2_LED2_POL	Delengen Cathetan 1.
GPIO21	62	SOF1	—	—
GPIO22	67	—	—	—
GPIO23	90	SOF3	—	—

Cathetan

1. Kanggo ngaktifake operasi LED kanthi pull-up utawa pull-down, LED Polarity njupuk nilai kuwalik saka tali konfigurasi. Ing ngisor iki kudu dianggep nalika nggunakake GPIO:
   1. Konfigurasi pin minangka input GPIO kanthi otomatis ngaktifake pull-up internal.
   2. Resistor pull-up internal nyegah input sing ora disambungake saka ngambang. Aja gumantung ing resistor internal kanggo drive sinyal external kanggo piranti. Nalika disambungake menyang beban sing kudu ditarik dhuwur, resistor eksternal kudu ditambahake.
   3. Konfigurasi pin minangka output GPIO kanthi otomatis mateni pull-up internal. Output saluran mbukak bisa uga mbutuhake pull-up eksternal gumantung saka aplikasi.
2. ALLPHYAD ngonfigurasi dhukungan standar kanggo akses PHY Broadcast nggunakake Alamat PHY 0. Tali konfigurasi ALLPHYAD yaiku sampmimpin lan latched ing power-up / Reset lan ditetepake minangka 0: Aktifake PHY Broadcast diakses minangka standar lan 1: Pateni PHY Broadcast diakses minangka standar.

JTAG Pin

• Kontrol TAP sing cocog karo IEEE 1149.1 ndhukung pindai wates lan macem-macem mode tes. Piranti kasebut kalebu JTAG port test wates-scan kanggo testing Papan-tingkat. Antarmuka kasusun saka papat pin (TDO, TDI, TCK, lan TMS) lan kalebu mesin negara, array register data, lan register instruksi. Ing JTAG pin diterangake ing Tabel 9-2. Ing JTAG antarmuka salaras kanggo IEEE Standard 1149.1 - 2001 Standard Test Akses Port (TAP) lan Bates-Scan Arsitektur.
• Kabeh data input lan output sinkron karo input jam test TCK. TAP sinyal input TMS lan TDI clocked menyang logika test ing pojok munggah TCK, nalika sinyal output TDO wis clocked ing pinggiran Mudhun.
• JTAG pin sing multiplexed karo pin GPIO.
• Ing JTAG fungsi dipilih nalika TESTMODE (pin 38) ditegesake.
• TESTMODE (pin 38) kudu disambungake menyang GND nalika JTAG ora dienggo.

JTAG DESKRIPSI PIN

Simbol Pin	Nomer Pin	Jeneng Pin
TCK	80	JTAG Jam Tes
TDI	77	JTAG Input Data
TDO	78	JTAG Output Data
TMS	79	JTAG Pilih Mode Test

LAIN-LAIN

Reset
LAN8814 nyedhiyakake PIN input RESET_N 37. (Waca Tabel 10-1.) Pin iki digunakake minangka Reset hardware piranti lan kudu netepi syarat wektu rinci ing bagean 6.6.2, "Power Sequence Timing" lan bagean 6.6.3. 8814, "Reset Pin Configuration Strap Timing" saka Lembar Data LANXNUMX. Rilis saka Reset adhedhasar PIN input RESET_N transisi saka kurang kanggo dhuwur.

RESET PIN DESKRIPSI

Jeneng Pin	Nomer Pin	Katrangan
NRESET	37	Reset piranti. Iki minangka input aktif-kurang sing mateni piranti lan nyetel kabeh bit register menyang negara standar.

PLL/Jam

• Piranti kasebut nyedhiyakake PLL ing ngisor iki:
  • Sistem PLL: Ngasilake jam sistem internal lan jam sing dibutuhake kanggo PHY internal. Waca Bagean 5.22.1, "Jam Sistem" ing Lembar Data LAN8814 kanggo informasi tambahan.
  • 1588 PLL: Ngasilake jam internal 1588. Waca Bagean 5.22.2, "Jam 1588" ing Lembar Data LAN8814 kanggo informasi tambahan.
  • QSGMII SerDes MPLL: Ngasilake jam sing dibutuhake dening SerDes. Waca bagean 5.22.3, "QSGMII SerDes Jam" ing LAN8814 Data Sheet kanggo informasi tambahan.
    Pilihan jam referensi Sistem PLL lan QSGMII SerDes MPLL dikontrol liwat PIN REF_CLK_- SEL [1: 0]. Deleng Tabel 3-6 lembar data kanggo informasi setelan REF_CLK_SEL [1:0] rinci.
• Sistem PLL bisa nggunakake samubarang ing ngisor iki minangka jam referensi input:
  • 25 MHz Kristal
  • 25 MHz sistem siji-rampung referensi jam input
  • Input jam diferensial sistem 125 MHz
• Sistem PLL ngasilake jam ing ngisor iki:
  • Jam sistem 250 MHz
  • Jam sistem 25 MHz
• Pilihan jam referensi dikontrol dening konfigurasi pin ditampilake ing Tabel 10-2.

KONTROL JAM REFERENSI

Katrangan	Pin	Kontrol Pilihan
Referensi Jam Pilih	REF_CLK_SEL_0 pin 33 REF_CLK_SEL_1 pin 35	Pin iki ngontrol pilihan jam referensi Sistem PLL lan QSGMII SerDes.
		MPLL. REF_CLK_SEL[1:0]
		00 = Referensi SYSPLL 25 MHz saka XI/XO Referensi QSGMII 25 MHz saka XI/XO 01 = UNDIP 10 = Referensi SYSPLL 25 MHz saka CK125_REF_INP/M Referensi QSGMII 125 MHz saka CK125_REF_INP/M 11 = UNDIP

Cathetan

1. Iki lencana urip lan ora nyudo konfigurasi. Padha kudu permanen diikat dhuwur utawa kurang.
2. XI / XO bisa dadi kristal 25 MHz utawa jam eksternal 25 MHz.
3. CK125_REF_INP/M minangka jam eksternal 125 MHz.

Pilihan input jam referensi 1588 yaiku 10 MHz, 25 MHz, lan 125 MHz.

Referensi Resistor
Deleng Tabel 10-3 kanggo rincian pin resistor referensi.

REFERENSI RESISTOR PIN DESCRIPTION

Jeneng Pin	Nomer Pin	Katrangan
ISET	2	Pin iki kudu disambungake menyang lemah liwat resistor 6.04 kΩ, 1%.
RES_REF	52	Pin iki kudu disambungake menyang lemah liwat resistor 200Ω, 1% 100ppm/°C.

Mode Tes
Deleng Tabel 10-4 kanggo rincian pin mode Test.

TEST MODE PIN DESCRIPTION

Jeneng Pin	Nomer Pin	Katrangan
TESTMODE	38	Kanggo operasi normal, pin iki kudu ditarik mudhun menyang lemah. Ing JTAG fungsi dipilih nalika TESTMODE (pin 38) ditegesake.

Pin LED

• Piranti kasebut nyedhiyakake wolung LED sing bisa diprogram, loro saben port (PORT [0:3] LED [1:2]), sing bisa dikonfigurasi kanggo ndhukung macem-macem mode LED. Mode LED diatur dening tali konfigurasi LED_MODE uga conto port-tartamtu saka LED Control Register 1 lan 2. Kabeh wolung LED diatur karo prilaku podho rupo liwat tali konfigurasi LED_MODE. Konfigurasi LED khusus port bisa ditindakake liwat Register Kontrol LED 1 lan 2. Mode LED sing didhukung yaiku:
  • Mode Individu-LED (Daftar Kontrol LED 1, bit[6] = '1', LED_MODE ditarik munggah)
  • Mode Tri-warna-LED (Daftar Kontrol LED 1, bit[6] = '1', LED_MODE ditarik mudhun)
  • Mode LED Enhanced (Daftar Kontrol LED 1, bit[6] = '0', LED_MODE ora digunakake)
• Kanggo nggunakake LED, padha kudu diaktifake minangka GPIO lan GPIO fungsi sulih. GPIO kudu dikonfigurasi minangka output, lan jinis driver output sing tepat kudu dipilih (mbukak saluran utawa push-pull). Yen jinis saluran mbukak dipilih, driver output bakal kanthi otomatis milih antarane sumber terbuka lan saluran terbuka adhedhasar polaritas LED. PORT [3: 0] _LED [2: 1] _POL konfigurasi tali nyetel polaritas standar saka pin LED. Deleng Bagean Lembar Data LAN8814 3.3.5, "Polaritas LED (PORT [3: 0] _LED [2: 1] _POL)" kanggo informasi polaritas LED tambahan. Deleng Bagean 3.3.4, "Pilih Mode LED (LED_MODE)" saka Lembar Data LAN8814 kanggo informasi tambahan LED_MODE.

PILIHAN MODE LED (LED_MODE)

• Tali konfigurasi LED_MODE milih antarane mode Individu-LED (ditarik-munggah) utawa Tri-werna-LED (ditarik-mudhun). Kabeh wolung LED dikonfigurasi kanthi prilaku sing padha. (Waca Tabel 10-5.) Tali konfigurasi LED_MODE punika sampdipimpin lan dikunci ing power-up / Reset lan ditetepake kaya ing ngisor iki:
  • 0: Mode Tri-warna-LED
  • 1: Mode individu-LED
• Operasi LED diterangake ing Bagean 5.19, "LED" saka Lembar Data LAN8814.

GPIO LED FUNGSI

GPIO	Pin #	Fungsi Alternate	Tali Konfigurasi
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL
GPIO17	57	PORT1LED1	PORT1_LED1_POL

Cathetan

1. Kanggo ngaktifake operasi LED kanthi pull-up utawa pull-down, LED Polarity njupuk nilai kuwalik saka bit register.
2. Disaranake nggunakake 330Ω nganti 510Ω resistor watesan saiki lan VDD25 kanggo daya LED.

GPIO	Pin #	Fungsi Alternate	Tali Konfigurasi
GPIO18	58	PORT1LED2	PORT1_LED2_POL
GPIO19	60	PORT2LED1	PORT2_LED1_POL
GPIO20	61	PORT2LED2	PORT2_LED2_POL
GPIO13	85	PORT3LED1	PHYAD1 / PORT3_LED1_POL
GPIO14	86	PORT3LED2	PHYAD2 / PORT3_LED2_POL

Cathetan

1. Kanggo ngaktifake operasi LED kanthi pull-up utawa pull-down, LED Polarity njupuk nilai kuwalik saka bit register.
2. Disaranake nggunakake 330Ω nganti 510Ω resistor watesan saiki lan VDD25 kanggo daya LED.

PIN LED STRAPPING

Pin liyane

• COMA_MODE (pin 36) dirancang kanggo nahan PHY ing kahanan sing digantung nganti wiwitan sistem rampung. Yen diaktifake kanthi nyopir COMA_MODE pin dhuwur, kabeh kasalahan, weker, link munggah / mudhun kabar, etc.. ditindhes nganti COMA_MODE mimpin kurang. Iki migunani ing desain kanthi macem-macem PHY amarga ngidini kabeh kesalahan bisa ditindhes nganti kabeh papan dikonfigurasi. Mode koma beroperasi kaya sing dituduhake ing Tabel 10-6. Ora ana Kontrol Register saka pin mode COMA ing piranti iki.
• Auto MDI/MDIX (Pair-Swap). Fitur MDI / MDI-X Otomatis ngilangi kabutuhan kanggo nemtokake manawa nggunakake kabel lurus utawa kabel silang antarane piranti lan partner link. Fungsi pangertèn otomatis iki ndeteksi pemetaan pasangan MDI/MDI-X saka partner link lan nemtokake pemetaan pasangan MDI/MDI-X piranti kasebut. Tabel 10-6 nuduhake piranti 10/100/1000 assignments konfigurasi pin kanggo MDI / MDI-X pemetaan pin.

MDI/MDI-X PIN MAPPING

Pin (Pasangan RJ-45)	MDI			MDI-X
	1000 BASE-T	100 BASE-T	10 BASE-T	1000 BASE-T	100 BASE-T	10 BASE-T
TXRXP/M_A (1,2)	A+/-	TX+/-	TX+/-	A+/-	RX+/-	RX+/-
TXRXP/M_B (3,6)	B+/-	RX+/-	RX+/-	B+/-	TX+/-	TX+/-
TXRXP/M_C (4,5)	C+/-	Ora Digunakake	Ora Digunakake	C+/-	Ora Digunakake	Ora Digunakake

Pin (Pasangan RJ-45)	MDI			MDI-X
	1000 BASE-T	100 BASE-T	10 BASE-T	1000 BASE-T	100 BASE-T	10 BASE-T
TXRXP/M_D (7,8)	D+/-	Ora Digunakake	Ora Digunakake	D+/-	Ora Digunakake	Ora Digunakake

Pin sing ora digunakake lan ora ana sambungan
Pin NC (pin 91 lan 92) minangka pin sing ora nyambung. Padha kudu ditinggal ngambang.

Umum Eksternal Pull-Up lan Pull-Down Resistor

• Yen ora ana nilai resistor pull-up sing ditemtokake, resistor 4.7 kΩ dianjurake.
• Yen ora ana nilai resistor pull-mudhun sing ditemtokake, resistor 1 kΩ utawa 4.7 kΩ dianjurake.

RINGKASAN DAFTAR GAMBAR HARDWARE

DAFTAR PERIKSA DESIGN HARDWARE

Bagean	Priksa	Panjelasan	√	Cathetan
Bab 2.0, "Kon- sisihan”	Bagean 2.1, "Referensi sing Dibutuhake"	Kabeh dokumen sing dibutuhake wis ana.
	Bagian 2.2, "Priksa Pin"	Pin kasebut cocog karo lembar data.
	Bagian 2.3, "Ground"	Verifikasi yen referensi lemah siji minangka lemah sistem digunakake kanggo kabeh pin lemah. Priksa manawa ana lemah sasis kanggo lemah sisih baris.
Bagian 3.0, "Daya"	Bagean 3.1, "Persyaratan Saiki"	Rujuk menyang Tabel 3-1 kanggo mesthekake yen pin daya bener. Pilih komponen sumber daya sing bener kanthi margin paling sethithik 25% nganti 30% adhedhasar kasus paling awon kanggo desain daya sistem.
	Bagean 3.2, "Pesawat Sumber Daya"	Nalika nggawe tata letak PCB, waca bagean iki kanggo desain pesawat sumber daya.
	Bagean 3.3, "Sambungan Sirkuit Daya lan Analog Power Plane Filtering"	Rujuk menyang Gambar 3-1 kanggo mriksa sambungan sirkuit daya, decoupling kapasitor, lan nyaring.
	Bagean 3.4, "Kapasitas Decoupling Bulk tresno”	Nalika nggawe tata letak PCB, deleng bagean iki kanggo kapasitor decoupling akeh dibutuhake.
Bagean 4.0, "Pasangan Twisted Antarmuka media”	Bagian 4.1, “10/100/1000 Mbps Antar- sambungan pasuryan"	Verifikasi kabeh analog aku / O sambungan pin kanggo desain sirkuit kotak-port adhedhasar syarat desain produk kanggo milih desain saka Gambar 4-1.
	Bagean 4.2, "Sambungan Magnetik lan sambungan RJ45"	Verifikasi sambungan magnetik lan kapasitor mode umum adhedhasar Gambar 4-1.
	Bagian 4.3, "Pertimbangan Tata Letak PCB- asi”	Deleng bagean iki kanggo referensi desain tata letak PCB kanggo mriksa yen panjalukan tata letak PCB port tembaga Gigabit wis ketemu.
Bagian 5.0, “QSGMII/Q- Antarmuka MAC USGMII”	Bagean 5.1, "Pin QSGMII/Q-USGMII lan Sambungan"	Deleng bagean iki kanggo pedoman kanggo mesthekake yen lencana bener kanggo antarmuka QSGMII MAC digunakake ing desain.
	Bagean 5.2, "QSGMII MAC"	Rujuk menyang Gambar 5-1 kanggo antarmuka QSGMII MAC nyambung menyang papat QSGMII MAC external ing desain.
	Bagean 5.3, "Desain MAC QSGMII Aturan"	Deleng bagean iki kanggo pedoman desain PCB antarmuka QSGMII MAC.

Bagean	Priksa	Panjelasan	√	Cathetan
Bagean 6.0, "Jam Piranti"	Bagian 6.1, "Jam Referensi"	Deleng bagean iki nalika milih frekuensi jam referensi lan pin jam referensi sing bener ing desain. Tindakake tata letak sing dibutuhake ing desain PCB.
	Bagean 6.2, "Jam Sistem lan Sin- Koneksi Ethernet kronis"	Deleng bagean iki kanggo Jam Sistem lan sambungan Ethernet Sinkron. Verifikasi sambungan pin sing bener lan tindakake rekomendasi tata letak Papan PCB.
	Bagian 6.3, "REFCLK Tunggal Input”	Rujuk menyang Gambar 6-1 kanggo siji-rampung referensi desain sirkuit jam input lan nggunakake divider resistor bener ing sirkuit adhedhasar Tabel 6-1 kanggo nilai resistor sing bener.
	Bagean 6.4, "REFCLK Diferensial Input”	Rujuk menyang Gambar 6-1 kanggo desain sirkuit jam input referensi diferensial lan nggunakake kopling AC kapasitor sing bener ing desain.
Bagean 7.0, "Output Jam sing Dipulihake Media"		Waca bagean iki lan Gambar 7-1 kanggo desain sirkuit jam mbalekake khas lan nggunakake pin jam mbalekake bener lan konfigurasi bener.
		Rujuk menyang Gambar 7-2 kanggo desain sirkuit jam Ethernet Synchronous khas, lan nggunakake pin jam mbalekake bener lan konfigurasi bener.
		Rujuk menyang Gambar 7-3 kanggo desain sirkuit jam Ethernet Synchronous khas konfigurasi Daisy Chain, lan nggunakake pin jam mbalekake bener lan konfigurasi bener.
Bagian 8.0, "Dhukungan 1588"	Bagian 8.1, "IEEE 1588 Pin Sambungan- tions”	Rujuk menyang Tabel 8-1 kanggo milih pasangan pin jam diferensial bener 1588 ing desain.
	Bagean 8.2, "1588 Serial Timesamp Antarmuka”	Rujuk menyang Tabel 8-2 kanggo nggunakake bener 1588 kaping serialamp pin antarmuka ing desain. Waca bagean iki kanggo 1588 kaping serialamp sambungan desain referensi antarmuka.
Bagian 9.0, "Internasional Digital pasuryan lan I / O"	Bagean 9.1, "Antarmuka MIIM (MDIO)"	Deleng bagean iki kanggo desain sirkuit antarmuka MIIM.
	Bagean 9.2, "Pin GPIO"	Priksa manawa pin alamat PHY sing bener digunakake adhedhasar Tabel 9-1 kanggo ngatur alamat PHY bener mbutuhake desain.
	Bab 9.3, "JTAG Pin"	Rujuk menyang Tabel 9-2 lan katrangan ing bagean iki kanggo kabeh JTAG pin ing desain sirkuit.

Bagean	Priksa	Panjelasan	√	Cathetan
Bagean 10.0, "Miscella- neous”	Bagian 10.1, "Reset"	Rujuk menyang Tabel 10-1 kanggo nggunakake pin Reset bener lan mriksa yen sirkuit Reset dirancang meets Reset wektu requirement.
	Bagian 10.2, "PLL/Jam"	Rujuk menyang Tabel 10-2 kanggo milih konfigurasi Jam Referensi sing bener lan mesthekake yen pin sing bener disambungake.
	Bagean 10.3, "Referensi Resistor"	Rujuk menyang Tabel 10-3 kanggo milih Reference Resistor biasing pins bener ing desain. Priksa manawa kanggo nyambungake 6.04 kΩ 1% resistor antarane ISET lan GND. Kajaba iku, priksa manawa kanggo nyambungake 200 kΩ 1% resistor antarane RES_REF pin lan GND.
	Bagean 10.4, "Mode Tes"	Priksa manawa bener TESTMODE persiyapan pin digunakake adhedhasar Tabel 10-4.
	Bagian 10.5, "Pin LED"	Priksa manawa pin LED sing bener digunakake adhedhasar Tabel 10-5, resistor watesan saiki, lan daya LED.
	Bagean 10.7, "Pin Liyane"	Kanggo COMA_MODE, mriksa bagean iki kanggo desain sing bener.
	Bagean 10.8, "Ora dienggo lan Ora Digunakke pin nempel"	Verifikasi yen kabeh pin reserved lan pin NC ora disambungake.
	Bagean 10.9, "Tarik Eksternal Umum Resistor munggah lan mudhun"	Umumé, disaranake nggunakake resistor pull-up 4.7 kΩ lan resistor pull-down 1 kΩ.

RIWAYAT REVISI

Tingkat & Tanggal Revisi	Bagean / Gambar / Entri	koreksi
DS00004514A (04-11-22)	Rilis wiwitan

MICROCHIP WEB SITUS
Microchip nyedhiyakake dhukungan online liwat situs WWW kita ing www.microchip.com. Iki web situs digunakake minangka liya kanggo nggawe files lan informasi gampang kasedhiya kanggo pelanggan. Diakses kanthi nggunakake browser Internet favorit, ing web situs ngemot informasi ing ngisor iki:

• Dhukungan Produk - Lembar data lan kesalahan, cathetan aplikasi lan sampprogram le, sumber desain, Panuntun pangguna lan dokumen support hardware, Rilis piranti lunak paling anyar lan piranti lunak arsip
• Dhukungan Teknis Umum - Pitakonan Umum (FAQ), panjalukan dhukungan teknis, grup diskusi online, daftar anggota program konsultan Microchip
• Bisnis Microchip - Pandhuan pamilih lan pesenan produk, siaran pers Microchip paling anyar, dhaptar seminar lan acara, dhaptar kantor penjualan Microchip, distributor lan perwakilan pabrik

LAYANAN NOTIFIKASI GANTI PELANGGAN
Layanan kabar pelanggan Microchip mbantu supaya pelanggan tetep anyar ing produk Microchip. Pelanggan bakal nampa kabar e-mail yen ana owah-owahan, nganyari, revisi utawa kesalahan sing ana gandhengane karo kulawarga produk utawa alat pangembangan sing dikarepake. Kanggo ndhaptar, akses menyang Microchip web situs ing www.microchip.com. Ing "Dhukungan", klik "Kabar Ganti Pelanggan" lan tindakake pandhuan registrasi.

Dhukungan pelanggan

Pangguna produk Microchip bisa nampa pitulung liwat sawetara saluran:

• Distributor utawa Perwakilan
• Kantor Penjualan Lokal
• Field Application Engineer (FAE)
• Dhukungan Teknis

Pelanggan kudu ngontak distributor, perwakilan utawa Field Application Engineer (FAE) kanggo dhukungan. Kantor penjualan lokal uga kasedhiya kanggo mbantu para pelanggan. Dhaptar kantor penjualan lan lokasi kalebu ing mburi dokumen iki. Dhukungan teknis kasedhiya liwat web situs ing: http://microchip.com/support

Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing produk Microchip:

• Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
• Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
• Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
• Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah". Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.

Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Panganggone informasi iki kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak sampeyan lan bisa uga diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing https://www.microchip.com/en-us/support/designhelp/client-support-services.

INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSRAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAINNYA, KAITAN karo INFORMASI KANGGO NANGING ORA WATES KANG JAMINAN NON- KEWAJIBAN, NON- KEWAJIBAN , Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA. MICROCHIP ORA TANGGUH TANGGUNG JAWAB APA SAJA, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEKUENSI, RUGI, KERUSAKAN, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, SING SING SAMPEYAN, KANGGO KANGGO. Saka kamungkinan utawa karusakan sing bisa diramal.

TO THE FULLEST EXTENT diijini dening hukum, TANGGUNG JAWAB TOTAL MICROCHIP ING ALL CLAIMS ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing sampeyan wis mbayar langsung menyang microchip kanggo informasi. Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang lan kabeh karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba nyatakake.

merek dagang

Jeneng lan logo Microchip, logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, lan XMEGA minangka merek dagang kadhaptar saka Microchip Technology Incorporated ing AS lan negara liya. AgileSwitch, APT, ClockWorks, Perusahaan Solusi Kontrol Tertanam, EtherSynch

Flashtec, Kontrol Kacepetan Hiper, Beban HyperLight, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, lan ZL minangka merek dagang kadhaptar saka Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive , CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Pencocokan Rata-rata Dinamis, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, Pemrograman Serial In-Circuit IdealBridge, ICSP, INICnet, Paralel Cerdas, Konektivitas Antar-Chip, JitterBlock, JitterBlock -Tampilan, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express

NVMe, Generasi Kode Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, lan ZENA minangka merek dagang Microchip Technology Incorporated ing AS lan negara liya. SQTP minangka tandha layanan saka Microchip Technology Incorporated ing Amerika Serikat. Logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, lan Trusted Time minangka merek dagang kadhaptar saka Microchip Technology Inc. GestIC minangka merek dagang kadhaptar saka Microchip Technology Germany II GmbH & Co. KG, anak perusahaan saka Microchip Technology Inc., ing negara liya. Kabeh merek dagang liyane sing kasebut ing kene minangka properti saka perusahaan kasebut. © 2022, Microchip Technology Incorporated lan anak perusahaan. Kabeh hak dilindhungi undhang-undhang. ISBN: 978-1-6683-0216-3

Kanggo informasi babagan Sistem Manajemen Kualitas Microchip, bukak www.microchip.com/quality.

Dodolan lan Layanan ing saindenging jagad

AMERIKA
Kantor Perusahaan 2355 West Chandler Blvd. Chandler, AZ 85224-6199

• Telp: 480-792-7200
• Fax: 480-792-7277

Dhukungan Teknis:

• http://www.microchip.com/support
• Web alamat: www.microchip.com

DS00004514A-kaca 30 2022 Microchip Technology Inc. lan anak perusahaan

Dokumen / Sumber Daya

MICROCHIP LAN8814 Daftar Priksa Desain Hardware [pdf] Pandhuan pangguna LAN8814 Daftar Periksa Desain Perangkat Keras, LAN8814, Daftar Periksa Desain Perangkat Keras, Daftar Periksa Desain

Referensi

• Manual pangguna