Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Cathetan Aplikasi
AN5978

Pambuka

(Takon Pitakonan)

Dokumen iki nerangake carane mbukak desain demo mandiri JESD204B ing Polar Fire ® Splash Board nggunakake aplikasi JESD204B Standalone Demo GUI. Aplikasi GUI dikemas bebarengan karo desain files. Desain demo minangka desain referensi sing dibangun nggunakake blok transceiver kacepetan dhuwur Polar Fire lan inti IP CoreJESD204BTX lan CoreJESD204BRX. Iki beroperasi ing mode Loopback kanthi ngirim data CoreJESD204BTX menyang inti IP CoreJESD204BRX liwat jalur transceiver, sing digulung maneh ing papan. Persiyapan loopback iki nggampangake demo antarmuka JESD mandiri sing ora mbutuhake Konverter Analog-kanggo-Digital (ADC) utawa Konverter Digital-kanggo-Analog (DAC).
Piranti Microchip Polar Fire wis dipasang, pamblokiran transceiver kacepetan dhuwur sing bisa nangani tarif data saka 250 Mbps nganti 12.5 Gbps. Modul transceiver (PF_XCVR) nggabungake sawetara blok fungsional kanggo ndhukung protokol serial kanthi kacepetan dhuwur ing FPGA. JESD204B minangka standar antarmuka serial kacepetan dhuwur kanggo konverter data sing dikembangake dening panitia JEDEC. Standar JESD204B nyuda jumlah input lan output data ing antarane konverter lan panrima data kanthi kacepetan dhuwur.
Microchip nyedhiyakake inti IP CoreJESD204BTX lan CoreJESD204BRX sing ngetrapake antarmuka pemancar lan panrima standar JESD204B. Inti IP iki gampang digabungake karo konverter data berbasis JESD204B kanggo ngembangake aplikasi bandwidth dhuwur kayata transceiver infrastruktur nirkabel, radio sing ditetepake piranti lunak, sistem pencitraan medis, lan komunikasi radar lan aman. Intine IP iki ndhukung jembar link saka x1 nganti x4, lan tarif link saka 250 Mbps dadi 12.5 Gbps saben jalur nggunakake subkelas 0, 1 lan 2.
Kanggo informasi luwih lengkap babagan implementasine desain antarmuka JESD204B, lan kabeh pamblokiran perlu lan intine IP instantiated ing Libero® SoC, ndeleng Demo Design.

Desain antarmuka mandiri JESD204B bisa diprogram nggunakake salah siji opsi ing ngisor iki:

• Nggunakake .job file: Kanggo program piranti nggunakake .job file diwenehake bebarengan karo desain files, ndeleng Programming Piranti Nggunakake Flash Pro Express.
• Nggunakake Libero SoC: Kanggo program piranti nggunakake Libero SoC, ndeleng Running Demo Design. Gunakake pilihan iki nalika desain demo diowahi

Requirements Desain

(Takon Pitakonan)

Tabel ing ngisor iki nampilake sumber daya sing dibutuhake kanggo mbukak demo.
Tabel 1-1. Requirements Desain

Syarat	Versi
Sistem Operasi	Windows® 10 lan 11
Hardware
Polar Fire® Splash Kit karo piranti MPF300T-1FCG484E	Rev 2 utawa mengko
Piranti lunak	Kanggo kabeh versi piranti lunak sing dibutuhake kanggo nggawe desain referensi iki, deleng readme.txt file kasedhiya ing desain files.
Flash Pro Express
GUI sing bisa dieksekusi (disedhiyakake karo desain files)
Libero® SoC

Prasyarat

(Njaluk Pitakonan)

Sadurunge miwiti, tindakake langkah ing ngisor iki:

• Ngundhuh lan nginstal Libero® SoC (kaya sing dituduhake ing websitus kanggo desain iki) ing PC inang saka Dokumentasi SoC Libero.
• Ngundhuh desain demo files saka www.microchip.com/en-us/application-notes/an5978.
• Instal aplikasi GUI kanthi mbukak setup.exe file kasedhiya ing desain files folder: <$Desain_Files_Direktori>/mpf_an5978_df/GUI
  Ing pungkasan instalasi, sampeyan bisa uga dijaluk ngundhuh lan nginstal FPGA_GUI_Pack, yen durung kasedhiya ing sistem sampeyan.
• Utawa, sampeyan bisa ngundhuh lan nginstal kanthi manual Microchip FPGA_GUI_Pack.

Penting: A Lisensi Libero® Gold dibutuhake kanggo ngevaluasi desain sampeyan nggunakake Polar Fire® Splash Kit.

Desain Demo

(Njaluk Pitakonan)

Desain demo Polar Fire® JESD204B dikembangake kanggo antarmuka konverter data sing cocog karo JESD204B karo piranti Polar Fire. Fungsi desain minangka nderek:

1. DATA_HANDLE_0 pamblokiran antarmuka karo GUI. GUI ngidini pilihan PRBS utawa input waveform.
2. Blok DATA_HANDLE_0 nerusake pilihan input menyang blok DATA_GENERATOR_0, sing ngasilake lan ngirim data input sing cocog menyang inti IP CoreJESD204BTX.
3. Inti IP CoreJESD204BTX nindakake fungsi pemancar JESD204B adhedhasar konfigurasi lan ngirim data menyang inti IP PF_XCVR (transceiver).
4. Data sing dienkode ditampa dening inti IP CoreJESD204BRX amarga jalur TX lan RX blok PF_XCVR digulung maneh.
5. Inti IP CoreJESD204BRX nindakake fungsi panrima JESD204B adhedhasar konfigurasi lan ngirim data menyang GUI kanggo viewing input sing dipilih.

Penting: Nalika kesalahan data utawa kesalahan link dipilih ing GUI, pamblokiran generator kesalahan ngasilake kesalahan kasebut lan nampilake ing GUI.
Tokoh ing ngisor iki nuduhake implementasine hardware demo antarmuka JESD204B.

Gambar 3-1. Diagram Blok Implementasi Hardware

3.1. Implementasi Desain (Njaluk Pitakonan)
Tokoh ing ngisor iki nuduhake implementasine desain Libero® saka demo antarmuka JESD204B.

Gambar 3-2. Desain Antarmuka JESD204B

Tabel ing ngisor iki nampilake sinyal input lan output sing penting ing desain kasebut.
Tabel 3-1. Sinyal Input lan Output

Sinyal	Katrangan
Sinyal Input
LANE0_RXD_P lan LANE0_RXD_N	Input diferensial panrima transceiver
ARST_N	Reset eksternal dipikolehi saka tombol push ing papan
RX	Panampa antarmuka UART
REF_CLK_PAD_P_0 lan REF_CLK_PAD_N_0	Jam referensi diferensial dipikolehi saka osilator 125 MHz on-board
SEL_IN[3:0]	Sinyal dipetakan menyang DIP 1, 2, 3 lan 4 saka switch geser dip SW8 digunakake kanggo debug status lan kesalahan
Sinyal Output
LANE0_TXD_P lan LANE0_TXD_N	Transceiver pemancar output diferensial
LED_OUT[7:0]	Sinyal sing nuduhake manawa link munggah utawa mudhun
TX	Pemancar antarmuka UART

3.2. Konfigurasi IP (Njaluk Pitakonan)
Desain hardware kanggo antarmuka JESD204B kalebu pamblokiran ing ngisor iki.
3.2.1. Nangani Data (Njaluk Pitakonan)
Pemblokiran data nangani (DATA_HANDLE_0) nampa pilihan data input lan link utawa informasi generasi kesalahan data saka GUI. Blok iki uga ngirim output data sing ditampa saka inti CoreJESD204BRX lan data utawa kesalahan status link menyang GUI kanggo viewing.
3.2.2. Generator Data (Njaluk Pitakonan)
Generator data duwe generator PRBS lan generator gelombang. Generator PRBS ngasilake pola PRBS7, PRBS15, PRBS23 lan PRBS31. Mode sisipan kesalahan sing ditindakake ing generator PRBS nglebokake kesalahan menyang urutan PRBS. Generator gelombang ngasilake bentuk gelombang sinus, sawtooth, segitiga lan persegi. Generator data feed pola test 64-dicokot kanggo inti JESD204BTX, kang salajengipun ngirim data kanggo transceiver ing.
3.2.3. PF_TPSRAM (Njaluk Pitakonan)
Ana rong conto pamblokiran PF_TPSRAM, pamblokiran PF_TPSRAM_C0 nyimpen status link JESD204B sadurunge dikirim menyang GUI. Blok PF_TPSRAM_C1 nyimpen data sing ditampa saka CoreJESD204BRX sadurunge ngirim data menyang GUI.
3.2.4. Generator kesalahan (Njaluk Pitakonan)
Pemblokiran generator kesalahan (ERR_GEN_0) ngasilake kesalahan link kanthi ngirim data acak antarane CoreJESD204BTX lan PF_XCVR nalika generasi kesalahan link dipilih ing GUI.
3.2.5. PRBS_checker (Njaluk Pitakonan)
Pemeriksa data nampa data 64-bit saka inti IP CoreJESD204BRX lan mriksa manawa data sing ditampa iku bener. Iki ngasilake count kesalahan lan sinyal status, sing dikirim menyang GUI kanggo indikasi status. Pemeriksa data mung mriksa urutan PRBS sing digawe dening generator data.
3.2.6. LED Debug (Njaluk Pitakonan)
Blok debug LED (LED_DEBUG_BLK_0) debug status link JESD204B lan kesalahan liyane. Nalika link munggah, LED 1, 2, 3, 4, 5 lan 6 cemlorot, nalika LED 7 lan 8 ora cemlorot (karo DIP 1, 2, 3 lan 4 disetel kanggo kurang ing SW8 dip geser ngalih).
3.2.7. Init_monitor (Njaluk Pitakonan)
Nalika sinyal DEVICE_INIT_DONE saka pemblokiran Init_monitor dadi dhuwur, transceiver wis rampung diatur. Sinyal iki lan ed karo sinyal ARST_N kanggo njaluk sinyal reset sing tepat kanggo desain.
3.2.8. CORERESET_PF (Njaluk Pitakonan)
CoreReset_PF nyinkronake reset menyang domain jam sing ditemtokake pangguna. Iki mesthekake yen nalika pratelan ora sinkron, negasi kasebut sinkron karo jam.
3.2.9. CoreJESD204BTX (Njaluk Pitakonan)
CoreJESD204BTX minangka antarmuka pemancar saka standar JEDEC JESD204B. Kanggo desain demo iki, inti IP iki dikonfigurasi ing Libero®, kaya sing ditampilake ing gambar ing ngisor iki.

Gambar 3-3. Konfigurator CoreJESD204BTX

Kanggo informasi luwih lengkap babagan CoreJESD204BTX, waca CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Tanya Pitakonan)
CoreJESD204BRX minangka antarmuka panrima standar JEDEC JESD204B. Kanggo desain demo iki, inti IP iki dikonfigurasi ing Libero®, kaya sing ditampilake ing gambar ing ngisor iki.
Cathetan: Kanggo view konfigurasi lengkap, mbukak configurator IP saka ing desain.

Gambar 3-4. Konfigurator CoreJESD204BRX

Kanggo informasi luwih lengkap babagan CoreJESD204BRX, waca CoreJESD204BRX Handbook.
3.2.11. Antarmuka Transceiver (Njaluk Pitakonan)
Transceiver berkecepatan tinggi Polar Fire ® (PF_XCVR) minangka blok IP hard sing dirancang kanggo ndhukung tingkat data kanthi kacepetan dhuwur saka 250 Mbps nganti 12.5 Gbps. Ing demo iki, blok transceiver (PF_XCVR) dikonfigurasi ing mode 8b10b kanthi jam referensi Clock Data Recovery (CDR) 125 MHz kanggo ndhukung tingkat data 5.0 Gbps.
Fire Polar ngirim PLL (PF_TX_PLL) menehi feed jam referensi kanggo transceiver. Jam referensi darmabakti (PF_XCVR_REF_CLK) drive PF_TX_PLL kanggo generate jam output dikarepake kanggo 5.0 Gbps data rate.
Gambar ing ngisor iki nuduhake konfigurasi antarmuka transceiver.
Cathetan: Kanggo view konfigurasi lengkap, mbukak configurator IP saka ing desain.

Gambar 3-5. Konfigurator Antarmuka Transceiver

Struktur Jam

(Njaluk Pitakonan)

Ing desain referensi, ana telung domain jam:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Osilator kristal 125-MHz ing papan nyopir jam referensi XCVR, sing nyedhiyakake jam menyang DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 lan DATA_HANDLE.
Penting: Yen ana owah-owahan ing tingkat data utawa jam referensi saka transceiver, sampeyan kudu reconfigure COREUART.
Gambar ing ngisor iki nuduhake struktur jam.
Gambar 4-1. Struktur Jam

Reset Struktur

(Njaluk Pitakonan)

DEVICE_INIT_DONE lan sinyal reset eksternal ARST_N dipetakan menyang pin N4 ing Splash Kit.
Sinyal iki miwiti reset sistem (FABRIC_RESET_N) liwat blok res_syn_0.
Sinyal FABRIC_RESET_N saka blok res_syn_0 nyedhiyakake reset langsung menyang modul ing ngisor iki:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Kajaba iku, FABRIC_RESET_N disambungake menyang blok sinkronisasi reset, sing nyebarake sinyal reset sing disinkronake menyang blok fungsional ing ngisor iki:

• pbs_checker
• DATA_HANDLE
• DATA_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  Output RX_RESET_N saka modul CoreJESD204BRX nyedhiyakake sinyal reset menyang:
• LANE0_PCS_ARST_N input modul PF_XCVR_0
• Blok LED_DEBUG (EPCS_0_RX_RESET_N)

Gambar ing ngisor iki nuduhake struktur reset.
Gambar 5-1. Reset Struktur

Simulasi Desain Polar Fire® JESD204B

(Njaluk Pitakonan)
Kanggo simulasi desain, tindakake langkah ing ngisor iki:

1. Miwiti Libero®, banjur pilih Project > Tool Profiles….
2. Ing Tool Profiles jendhela, pilih Synthesis and Simulation ing panel Tools lan pilih path direktori instalasi aktif paling anyar kanggo rong alat kasebut.

Kanggo Simulasi, telusuri desain files folder, nggawe Libero Project nggunakake script TCL kasedhiya, lan klik Simulate minangka disorot ing Figure 6-2. Kanggo informasi luwih lengkap, waca Apendiks B: Nglakokake Skrip TCL.
A testbench diwenehake kanggo simulasi pola JESD204B PRBS lan pilihan gelombang. Tokoh ing ngisor iki nuduhake interaksi antarane testbench lan desain.
Gambar 6-1. Testbench lan JESD204B Interaksi Desain Demo

Testbench ngasilake pilihan tes kanggo input PRBS (PRBS7, PRBS15, PRBS23 lan PRBS31) lan input gelombang (gelombang sinus, gelombang sawtooth, gelombang segitiga lan gelombang persegi). Uga ngawasi sinyal status output JESD204B (SYNC_N, ALIGNED lan CGS_ERR) kanggo verifikasi fase JESD204B, lan sinyal status output pemeriksa PRBS O_BAD lan O_ERROR [4:0].
Kanggo simulasi desain, ing tab Design Flow, klik kaping pindho Simulate ing Verify Pre Synthesized Design. Opsi Simulate disorot ing gambar ing ngisor iki.

Gambar 6-2. Simulasi Desain

Nalika simulasi diwiwiti, alat simulasi nglumpukake kabeh sumber desain files, mbukak simulasi, lan ngatur gelombang viewer kanggo nuduhake sinyal simulasi.
Cathetan: Ing kasus tartamtu, bisa uga ana pituduh sing takon kanggo milih stimulus aktif sadurunge miwiti simulasi. Kanggo ngatasi masalah iki, navigasi menyang Hierarki Stimulus, klik-tengen PF_JESD204B_SA_TOP_TB_8b (top.v) banjur pilih Setel minangka Stimulus Aktif, minangka ditampilake ing gambar ing ngisor iki.
Gambar 6-3. Setel Stimulus Aktif

6.1. Alur Simulasi (Atur Pitakonan)
Langkah-langkah ing ngisor iki nggambarake aliran simulasi testbench JESD204B:

1. Ing wiwitan, sinyal NSYSRESET ngreset kabeh komponen.
2. Sawise blok transceiver diinisialisasi, sinyal TB_RX_READY ditegesake dhuwur.
3. JESD204BRX ngetokake panyuwunan sinkronisasi kanthi nyopir TB_SYNC_N pin sithik.
4. Blok JESD204BRX mriksa karakter k28.5 sing dikirim dening blok JESD204BTX.
5. Fase CGS lan ILA diwiwiti sawise sinyal TB_SYNC_N ditegesake dhuwur.
6. Testbench mriksa apa sinyal CGS_ERR negesake kurang utawa ora, lan ngrampungake fase sinkronisasi grup kode.
7. Link JESD204BRX negesake sinyal TB_SYNC_N dhuwur.
8. Sawise sukses fase CGS, blok JESD204BTX miwiti Jalur Awal
   Urutan Alignment (ILA) kanthi ngirimake papat multi-pigura ing urutan ing ngisor iki:
   – Pigura pisanan ing TB_TX_SOMF = 0x8
   – Pigura kapindho ing TB_TX_SOMF = 0x2
   – Pigura katelu ing TB_TX_SOMF = 0x8
   – Pigura papat ing TB_TX_SOMF = 0x2
9. Link JESD204BRX wiwit nampa papat multi-bingkai ing urutan ing ngisor iki:
   – Pigura pisanan ing TB_TX_SOMF = 0x8
   – Pigura kapindho ing TB_TX_SOMF = 0x2
   – Pigura katelu ing TB_TX_SOMF = 0x8
   – Pigura papat ing TB_TX_SOMF = 0x2
10. Tes fase ILA lolos yen kabeh JESD204BRX DATA_OUT ditampa kanthi bener kanthi alignment pigura.
11. Sawise rampung fase ILA, blok JESD204BTX mlebu ing fase data.
12. Ing fase data, data ing ngisor iki diwenehake menyang blok JESD204BTX: PRBS7, PRBS15, PRBS23 lan PRBS31 nggunakake generator PRBS.
13. Sine, Square, Saw lan ombak segitiga diasilake saka generator gelombang.
14. Pemeriksa PRBS mriksa pola PRBS sing ditampa karo pola PRBS sing dikarepake.
15. Output wangun gelombang bisa viewed ing jendhela simulasi ing pilihan gelombang cocog minangka ditampilake ing Figure 6-5.
16. Yen pamriksa data ora ndeteksi kesalahan, testbench ngetokake pesen TESTBENCH PASSED sing nyatakake yen simulasi kasebut sukses. Yen kesalahan dideteksi, testbench ngetokake pesen TESTBENCH GAGAL kanggo nuduhake yen testbench wis gagal.
    Nalika simulasi mlaku, sampeyan bisa ndeleng status kasus test ing jendhela Transcript saka Model Sim, minangka ditampilake ing tokoh ing ngisor iki.

Gambar 6-4. Jendela Transkrip

Sawise simulasi, jendhela Waveform nampilake wangun gelombang simulasi kaya sing ditampilake ing gambar ing ngisor iki.
Cathetan: Sampeyan bisa uga sok dong mirsani sawetara bebaya ing log. Iki katon amarga UART ora digunakake ing simulasi. Simulasi mung fokus ing JESD, nalika UART lan RAM kalebu kanggo tujuan GUI.
Gambar 6-5. Simulasi Waveform Window

Nggawe Demo

(Njaluk Pitakonan)

Sawise ngasilake bitstream, piranti Polar Fire® kudu diprogram. Kanggo program piranti Polar Fire, tindakake langkah ing ngisor iki:

1. Priksa manawa setelan jumper ing papan padha karo sing kadhaptar ing tabel ing ngisor iki.
   Tabel 7-1. Setelan Jumper

   Jumper	Katrangan	Default
   J11	Nutup pin 1 lan 2 kanggo program liwat chip FTDI. Bukak pin 1 lan 2 kanggo program liwat piranti FlashPro4 utawa FlashPro5 eksternal.	Mbukak
   J3	Jumper kanggo milih vol intitage. Tutup pin 1 lan 2 kanggo 1.05 V. Bukak pin 1 lan 2 kanggo 1.0 V.	Ditutup
   J10	Nutup pin 1 lan 2 kanggo program liwat lampu kilat SPI eksternal. Yen J10 mbukak, ngidini pemrograman budak SPI nggunakake chip FTDI.	Mbukak

2. Sambungake kabel sumber daya menyang konektor J2 ing Papan.
3. Sambungake kabel USB saka PC inang menyang J1 (port FTDI) ing Papan.
4. Power Ing Papan nggunakake ngalih geser SW1.
   Nalika papan diuripake, sumber daya LED 1 nganti 4 sumunar. Kanggo informasi luwih lengkap babagan LED ing Polar Fire Splash Board, ndeleng UG0786: Polar Fire FPGA Splash Kit Pandhuan pangguna.
5. Ing tab Libero Design Flow, klik kaping pindho Run PROGRAM Action.

Kanggo view log sing cocog file, navigasi menyang tab Reports, klik-tengen Run Program Action banjur pilih View Laporan.
Nalika piranti wis kasil diprogram, tandha obah ijo katon minangka ditampilake ing gambar ing ngisor iki. Kanggo informasi babagan carane mbukak demo dewekan JESD204B, ndeleng Running Demo.

Gambar 7-1. Pemrograman Piranti Rampung

Programming Piranti Nggunakake Flash Pro Express

(Njaluk Pitakonan)
Bagean iki nerangake carane program piranti Polar Fire® karo proyek program file nggunakake Flash Pro Express. The .job file kasedhiya ing desain ing ngisor iki filelokasi folder s: mpf_an5978_df/Programming_Files / ndhuwur. proyek.

Kanggo program piranti, tindakake langkah ing ngisor iki:

1. Ing PC host, bukak piranti lunak Flash Pro Express.
2. Kanggo nggawe proyek anyar, klik Proyek Proyek Anyar utawa Anyar saka Proyek Flash Pro Express saka menu Proyek.
3. Ketik ing ngisor iki ing Proyek Proyek Anyar saka kothak dialog Proyek Flash Pro Express:
   - Tugas Pemrograman file: Klik Telusur lan navigasi menyang lokasi proyek file dumunung lan pilih ing file. Lokasi default yaiku: mpf_an5978_df/Programming_Files / ndhuwur. proyek.
   – Lokasi proyek proyek Flash Pro Express: Klik Telusur lan navigasi menyang lokasi proyek Flash Pro Express.
   Gambar 8-1. Proyek Proyek Anyar saka Proyek Flash Pro Express
4. Klik OK. Pemrograman sing dibutuhake file wis dipilih lan siap diprogram ing piranti.
5. Jendhela Flash Pro Express katon, kaya sing ditampilake ing gambar ing ngisor iki. Konfirmasi yen nomer programer katon ing kolom Programmer. Yen ora, konfirmasi sambungan papan banjur klik Refresh/Rescan Programmer.
   Gambar 8-2. Pemrograman Piranti
6. Klik RUN. Nalika piranti wis diprogram kanthi sukses, status RUN PASSED ditampilake kaya ing gambar ing ngisor iki.
   Gambar 8-3. FlashPro Express-RUN PASSED
7. Nutup Flash Pro Express utawa klik Exit ing tab Project.

Mlaku Demo

(Njaluk Pitakonan)

Bagean iki nerangake carane nggunakake JESD204B GUI kanggo mbukak demo JESD204B ing Polar Fire® Splash Board.
9.1. Nginstal GUI (Njaluk Pitakonan)
Kanggo mbukak demo, nginstal JESD204B GUI. GUI ngidini pilihan saka pola test PRBS beda minangka input, lan nampilake sinyal status JESD204B lan status PRBS ditampa saka Papan.
Tab Gelombang GUI nampilake gelombang output sing ditampa saka papan kanggo saben bentuk gelombang sing dipilih minangka input.

Kanggo nginstal GUI, tindakake langkah ing ngisor iki:

1. Instal aplikasi JESD204B_GUI (setup.exe) saka desain ing ngisor iki files folder: mpf_an5978_df/GUI.
2. Kanggo miwiti aplikasi GUI, klik kaping pindho aplikasi JESD204B_GUI saka direktori instalasi.

9.2. Nglakokake Desain Demo (Njaluk Pitakonan)
Kanggo mbukak demo JESD204B, tindakake langkah ing ngisor iki:

1. Sambungake jumper lan atur Papan Splash Polar Fire® kaya sing diterangake ing langkah 1 nganti 4 saka Nyetel Demo.
2. Ing Manager Piranti ing PC inang, elinga port COM sing digandhengake karo konverter serial USB
   C. Kanggo nemtokake port COM, mriksa lapangan Lokasi ing sifat saben port COM.
3. Ing menu Start PC host, klik JESD204B_GUI.
4. Saka dhaptar bandar COM, pilih port COM dikenali ing langkah 2, lan klik Sambungake, minangka ditampilake ing tokoh ing ngisor iki.
   Gambar 9-1. Pilihan Port COM Penting: Port nomer bisa beda-beda. Ing mantan ikiample, port COM 32 port bener kanggo milih.
   Sawise sambungan sukses, indikator Sambungan Host dadi ijo, kaya sing dituduhake ing gambar ing ngisor iki.
   Gambar 9-2. Sambungan Host SuksesTabel ing ngisor iki nampilake sinyal status sing ditampilake ing JESD204B GUI.
   Tabel 9-1. Sinyal Status ing JESD204B GUI

   Sinyal	Katrangan
   Sambungan Host	Nuduhake status komunikasi UART.
   Status Link	Nuduhake status link komunikasi antarane TX lan RX.
   SYNC_N	Nuduhake status JESD204B.
   DIJADIKAN	Nuduhake yen kabeh jalur transceiver didadekake siji.
   RX VALID	Nuduhake yen data RX bener. Ing mode 8b10b, nuduhake yen Alignment koma wis dumadi lan CDR dikunci.
   Status PRBS	Nuduhake kesalahan PRBS.
   Etungan kesalahan	Nyedhiyakake jumlah kesalahan sing kedadeyan nalika mriksa PRBS
   CGS_ERR	Nuduhake kesalahan sinkronisasi grup kode.
   NIT_ERR	Nuduhake kesalahan "ora ing tabel".
   DISP ERR	Nuduhake kesalahan disparitas.
   LINK_CD_ERR	Nuduhake ora cocog data konfigurasi link.
   UCC_ERR	Nuduhake kesalahan "karakter kontrol sing ora dikarepke".

5. Saka dhaptar Pilihan Input, pilih pola sing bakal dikirim, banjur klik START, kaya sing ditampilake ing gambar ing ngisor iki.
   Gambar 9-3. Pilihan PolaPola sing dipilih dikirim liwat link ngirim serial lan ditampa dening CoreJESD204BRX, sing mriksa kasalahan. Sawayah-wayah, status JESD204B bisa dipantau kanthi nggunakake sinyal status ing GUI, kaya sing ditampilake ing gambar ing ngisor iki.
   Gambar 9-4. Status Link lan Status JESD204B
6. Kanggo ngasilake kesalahan ing data PRBS, klik Generate Data Error.
   Indikator Status PRBS dadi abang, lan kolom Error Count nampilake nomer kasalahan, minangka ditampilake ing tokoh ing ngisor iki.
   Gambar 9-5. Kesalahan Data
7. Klik Clear Error kanggo mbusak kesalahan ing data PRBS lan ngreset status PRBS.
   Indikator Status PRBS dadi ijo, lan Error Count ganti dadi 0, kaya sing ditampilake ing gambar ing ngisor iki.
   Gambar 9-6. Kesalahan Data Dibusak
8. Kanggo generate kesalahan link antarane CoreJESD204BTX lan transceiver lane, klik Generate Link Error.
   Indikator Status Link, SYNC_N, ALIGNED, RX VALID, DISP_ERR lan CGS_ERROR dadi abang, kaya sing dituduhake ing gambar ing ngisor iki.
   Gambar 9-7. Kesalahan Link
9. Kanggo mbusak kesalahan link, klik Clear Error.
   Indikator status dadi ijo, kaya sing dituduhake ing gambar ing ngisor iki.
   Gambar 9-8. Mbusak kesalahan Link
10. Kanggo ngganti pola, pilih Triangle saka dhaptar Pilihan Input.
    Pola sing dipilih dikirim liwat link ngirim serial lan ditampa dening CoreJESD204BRX. Sawayah-wayah, status JESD204B bisa dipantau nggunakake sinyal status ing GUI.
11. Kanggo view gelombang ditampa saka CoreJESD204BRX, klik tab Gelombang, minangka ditampilake ing tokoh ing ngisor iki.
    Gambar 9-9. Gelombang Triangle
12. Kanggo mungkasi demo, klik Stop lan nutup GUI.

Lampiran A: Referensi

(Njaluk Pitakonan)

Bagean iki nampilake dokumen sing nyedhiyakake informasi luwih lengkap babagan standar JESD204B lan inti IP sing digunakake ing desain demo.

• Kanggo informasi babagan standar antarmuka JESD204B, bukak ing JEDEC websitus.
• Kanggo informasi babagan blok transceiver Fire Polar, PF_TX_PLL lan PF_XCVR_REF_CLK, waca Pandhuan Pangguna Transceiver Family Fire Polar.
• Kanggo informasi luwih lengkap babagan PF_TPSRAM (PF Micro SRAM), ndeleng Pandhuan Panganggo Kain Keluarga Polar Fire.
• Kanggo informasi luwih lengkap babagan CoreJESD204BTX, waca CoreJESD204BTX Handbook.
• Kanggo informasi luwih lengkap babagan CoreJESD204BRX, waca CoreJESD204BRX Handbook.
• Kanggo informasi luwih lengkap babagan Libero, Model Sim lan Simplify, ndeleng ing Microchip Libero SoC webkaca.

Lampiran B: Nglakokake TCL Script

(Njaluk Pitakonan)

Skrip TCL kasedhiya ing desain files folder ing direktori HW. Yen perlu, aliran desain bisa direproduksi saka Implementasi Desain nganti generasi proyek file. Kanggo mbukak TCL, tindakake langkah ing ngisor iki:

1. Bukak piranti lunak Libero®.
2. Pilih Project > Execute Script….
3. Klik Telusuri banjur pilih script.tcl saka direktori HW sing diundhuh.
4. Klik Run.

Sawise eksekusi skrip TCL sukses, proyek Libero digawe ing direktori HW. Kanggo informasi luwih lengkap babagan skrip TCL, deleng mpf_an5978_df/HW/TCL_Script_readme.txt.
Kanggo rincian liyane babagan printah TCL, waca Pandhuan Referensi Perintah TCL. Kanggo pitakon apa wae nalika mbukak skrip TCL, hubungi Dhukungan Teknis.

Riwayat Revisi

(Njaluk Pitakonan)

Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi saiki.

Revisi	Tanggal	Katrangan
A	08/2025	Ing ngisor iki dhaptar owah-owahan sing ditindakake ing revisi A dokumen kasebut: • Dokumen kasebut dipindhah menyang cithakan Microchip. • Nomer dokumen dianyari saka 50200796 dadi DS00005978. • ID document dianyari saka DG0796 kanggo AN5978.
3.0	—	Dokumen iki dianyari babagan release Libero® SoC Polar Fire v2.2.
2.0	—	Dokumen iki dianyari babagan release Libero SoC Polar Fire v2.1.
1.0	—	Publikasi pisanan saka dokumen iki.

Dhukungan FPGA Microchip

Klompok produk Microchip FPGA ndhukung produk karo macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, lan kantor sales donya.
Pelanggan disaranake ngunjungi sumber online Microchip sadurunge ngubungi dhukungan amarga kemungkinan pitakone wis dijawab.
Hubungi Pusat Dhukungan Teknis liwat websitus ing www.microchip.com/support. Sebutake nomer Komponen Piranti FPGA, pilih kategori kasus sing cocog, lan upload desain files nalika nggawe cilik support technical.
Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.

• Saka Amerika Utara, telpon 800.262.1060
• Saka negara liya, hubungi 650.318.4460
• Fax, saka ngendi wae ing donya, 650.318.8044

Informasi Microchip

merek dagang
Jeneng lan logo "Microchip", logo "M", lan jeneng, logo, lan merek liyane minangka merek dagang kadhaptar lan ora kadhaptar saka Microchip Technology Incorporated utawa afiliasi lan/utawa anak perusahaan ing Amerika Serikat lan/utawa negara liya ("Microchip merek dagang"). Informasi babagan Microchip Trademarks bisa ditemokake ing https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Kabar Legal
Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Panganggone informasi iki kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak sampeyan lan bisa uga diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing www.microchip.com/en-us/support/design-help/client-support-services.

INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSURAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAIN, sing ana hubungane karo informasi kasebut kalebu nanging ora winates karo JAMINAN NON-INFLARITY, NON-INFRINGEMENT. TUJUAN, Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA.
MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGAP, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEQUENTIAL RUGI, RUSAK, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGUN SING DIBUAT, SANAYAN ANA KEMUNGKINAN UTAWA KERUSAKAN SING BISA DIPIKIR. TO THE FULLEST EXTENT diijini dening hukum, TANGGUNG JAWAB TOTAL MICROCHIP ING ALL CLAIMS ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing sampeyan wis mbayar langsung menyang microchip kanggo informasi.
Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang lan kabeh karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba kasebut.

Fitur Proteksi Kode Piranti Microchip
Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing produk Microchip:

• Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
• Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
• Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
• Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah".
  Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.

 Cathetan Aplikasi
© 2025 Microchip Technology Inc. lan anak perusahaan
DS00005978A –

Dokumen / Sumber Daya

MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdf] Pandhuan pangguna AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Splash Kit

Referensi

• Manual pangguna