intel OCT FPGA IP

OCT Intel FPGA IP ngijini sampeyan kanggo dinamis calibrate I / O karo referensi kanggo resistor external. IP OCT nambah integritas sinyal, nyuda papan papan, lan perlu kanggo komunikasi karo piranti eksternal kayata antarmuka memori. IP OCT kasedhiya kanggo piranti Intel Stratix® 10, Intel Arria® 10, lan Intel Cyclone® 10 GX. Yen sampeyan migrasi desain saka piranti Stratix V, Arria V, lan Cyclone V, sampeyan kudu migrasi IP kasebut. Kanggo rincian liyane, waca informasi sing gegandhengan.

Informasi sing gegandhengan

• Migrasi IP ALTOCT menyang IP FPGA Intel OCT ing kaca 13
  • Nyedhiyakake langkah-langkah kanggo migrasi inti ALTOCT IP menyang inti IP OCT.
• Pandhuan Pangguna Inti IP (ALTOCT) Dynamic Calibrated On-Chip Termination (ALTOCT).
  • Nyedhiyani informasi babagan inti ALTOCT IP.
• Pambuka kanggo Intel FPGA IP Cores
  • Nyedhiyakake informasi umum babagan kabeh inti IP FPGA Intel, kalebu parameterisasi, ngasilake, nganyarke, lan simulasi inti IP.
• Nggawe Versi-Independent IP lan Platform Designer Simulasi Scripts
  • Nggawe skrip simulasi sing ora mbutuhake nganyari manual kanggo piranti lunak utawa upgrade versi IP.
• Praktek paling apik Manajemen Proyek
  • Pandhuan kanggo manajemen efisien lan portabilitas proyek lan IP sampeyan files.
• OCT Intel FPGA IP User Guide Archives ing kaca 13
  • Nyedhiyani dhaptar pandhuan pangguna kanggo versi sadurungé saka OCTIntel FPGA IP.

OCT Intel FPGA IP Fitur

IP OCT ndhukung fitur ing ngisor iki

• Dhukungan nganti 12 blok terminasi on-chip (OCT).
• Dhukungan kanggo penghentian seri on-chip sing dikalibrasi (RS) lan terminasi paralel on-chip sing dikalibrasi (RT) ing kabeh pin I/O
• Nilai terminasi kalibrasi 25 Ω lan 50 Ω
• Dhukungan kanggo kalibrasi OCT ing mode power-up lan pangguna

OCT Intel FPGA IP Swaraview

OCT IP Top-Level Diagram

Angka iki nuduhake diagram tingkat paling dhuwur saka IP OCT.

Komponen IP OCT

Komponen	Katrangan
Pin RZQ	Pin dual-tujuan. Nalika digunakake karo OCT, pin nyambung menyang resistor referensi external kanggo ngetung kode kalibrasi kanggo ngleksanakake impedansi dibutuhake.
Blok OCT	Ngasilake lan ngirim tembung kode kalibrasi menyang blok buffer I / O.
logika OCT	Nampa tembung kode kalibrasi serial saka pemblokiran Oct lan ngirim tembung kode kalibrasi ing podo karo kanggo buffer.

Pin RZQ

Saben blok OCT duwe siji pin RZQ.

• Pin RZQ minangka pin dual-purpose. Yen lencana ora disambungake menyang pemblokiran OCT, sampeyan bisa nggunakake lencana minangka I biasa / O pin.
• Kalibrasi pin kudu padha VCCIO voltage minangka blok OCT lan pin RZQ. Pin sing dikalibrasi disambungake menyang blok OCT sing padha kudu duwe seri lan nilai terminasi paralel sing padha.
• Sampeyan bisa aplikasi alangan lokasi ing pin RZQ kanggo nemtokake panggonan seko pamblokiran OCT amarga pin RZQ mung bisa disambungake menyang pemblokiran OCT sing cocog.

Blok OCT

Blok OCT minangka komponen sing ngasilake kode kalibrasi kanggo mungkasi I / Os. Sajrone kalibrasi, OCT cocog karo impedansi sing katon ing resistor eksternal liwat port rzqin. Banjur, blok OCT ngasilake rong tembung kode kalibrasi 16-bit-siji tembung calibrates mandap seri lan tembung liyane calibrates mandap paralel. A bis darmabakti ngirim tembung serially kanggo logika OCT.

Logika OCT

Blok OCT ngirim tembung kode kalibrasi kanthi serial menyang logika OCT liwat port ser_data. Sinyal enser, nalika micu, nemtokake saka kang OCT pamblokiran kanggo maca tembung kode kalibrasi. Tembung kode kalibrasi banjur disangga menyang logika shift serial-to paralel. Sawisé iku, sinyal s2pload otomatis negesake kanggo ngirim tembung kode kalibrasi ing podo karo kanggo buffer I / O. Tembung kode kalibrasi ngaktifake utawa mateni transistor ing blok I / O, sing bakal niru resistensi seri utawa paralel kanggo cocog karo impedansi.

Internal Logika OCT

OCT Intel FPGA IP Fungsional Description

Kanggo nyukupi spesifikasi memori DDR, piranti Intel Stratix 10, Intel Arria 10, lan Intel Cyclone 10 GX ndhukung terminasi seri on-chip (RS OCT) lan terminasi paralel on-chip (RT OCT) kanggo standar I/O siji-rampung. OCT bisa didhukung ing sembarang I / O bank. VCCIO kudu kompatibel kanggo kabeh I / Os ing bank tartamtu. Ing piranti Intel Stratix 10, Intel Arria 10, utawa Intel Cyclone 10 GX, ana siji blok OCT ing saben bank I/O. Saben blok OCT mbutuhake asosiasi karo resistor referensi eksternal 240 Ω liwat pin RZQ.

Pin RZQ nuduhake sumber VCCIO padha karo I / O bank ngendi pin dumunung. Pin RZQ minangka pin I / O fungsi ganda sing bisa digunakake minangka I / O biasa yen sampeyan ora nggunakake kalibrasi OCT. Nalika sampeyan nggunakake pin RZQ kanggo kalibrasi OCT, RZQ pin nyambungake pamblokiran OCT kanggo lemah liwat external 240 Ω resistor. Tokoh ing ngisor iki nuduhake carane OCT disambungake ing siji I / O kolom (ing chain daisy). OCT bisa kalibrasi I/O sing ana ing bank apa wae, yen bank kasebut ana ing kolom sing padha lan cocog karo vol.tage syarat. Amarga ora ana sambungan antarane kolom, OCT mung bisa dienggo bareng yen lencana kagungane padha I / O kolom OCT.

OCT Bank-to-Bank Sambungan

Kolom I/O ing Intel Quartus® Prime Pin Planner

Tokoh iki mantanample. Tata letak beda-beda ing antarane piranti Intel Stratix 10, Intel Arria 10, utawa Intel Cyclone 10 GX sing beda-beda.

Antarmuka Mode Power-Up

IP OCT ing mode power-up duwe rong antarmuka utama

• Antarmuka input siji sing nyambungake pad FPGA RZQ menyang blok OCT
• Output tembung loro 16-bit sing nyambung menyang buffer I/O

Antarmuka OCT

Mode pangguna OCT

Mode pangguna OCT ngoperasikake cara sing padha karo mode OCT power-up, kanthi tambahan kontrol pangguna.

Sinyal FSM

Tokoh iki nuduhake mesin negara winates (FSM) ing inti kontrol sinyal pangguna darmabakti ing pemblokiran OCT. FSM mesthekake yen blok OCT kalibrasi utawa ngirim tembung kode kontrol miturut panjaluk sampeyan.

Fitter ora nyimpulake OCT mode pangguna. Yen sampeyan pengin pemblokiran OCT nggunakake fitur OCT mode pangguna, sampeyan kudu generate IP OCT. Nanging, amarga watesan hardware, sampeyan mung bisa nggunakake siji OCT IP ing mode pangguna OCT ing desain.

Cathetan: IP OCT siji bisa ngontrol nganti 12 blok OCT.

FSM nyedhiyakake sinyal ing ngisor iki

• jam
• ngreset
• s2 plonga
• kalibrasi_sibuk
• calibration_shift_sibuk
• calibration_request

Cathetan: Sinyal iki mung kasedhiya ing mode pangguna lan dudu mode power-up.

Informasi sing gegandhengan

OCT Intel FPGA IP Sinyal.
Nyedhiyani informasi luwih lengkap babagan sinyal FSM.

inti FSM

Aliran FSM

Negara FSM

negara	Katrangan
IDLE	Nalika sampeyan nyetel vektor calibration_request, FSM pindhah saka negara IDLE menyang negara CAL. Tansah vektor calibration_request ing regane kanggo rong siklus jam. Sawise rong siklus jam, FSM ngemot salinan vektor. Sampeyan kudu ngreset vektor supaya ora miwiti maneh proses kalibrasi.
CAL	Sajrone negara iki, FSM mriksa bit ing vektor calibration_request sing ditegesake lan dilayani. Blok OCT sing cocog miwiti proses kalibrasi sing butuh sekitar 2,000 siklus jam kanggo ngrampungake. Sawise kalibrasi rampung, sinyal calibration_busy dirilis.
Priksa Topeng bit	FSM mriksa saben bit ing vektor yen bit disetel utawa ora.

negara	Katrangan
Shift Topeng bit	Negara iki mung ngubengi kabeh bit ing vektor nganti tekan 1.
Ngalih Seri	Negara iki kanthi serial ngirim kode mandap saka blok OCT menyang logika mandap. Butuh 32 siklus kanggo ngrampungake transfer. Sawise saben transfer, FSM mriksa bit-bit sing ditundha ing vektor lan menehi layanan kasebut.
Nganyari Bit Pending	Register sing ditundha ngemot bit sing cocog karo saben blok OCT ing IP FPGA Intel OCT. Negara iki nganyari ndhaptar sing ditundha kanthi ngreset panyuwunan sing dilayani.
Rampung	Nalika sinyal calibration_shift_busy deasserted, sampeyan bisa negesake s2pload otomatis negesake kanggo mindhah kode mandap anyar menyang buffer. Sinyal s2pload negesake paling sethithik 25 ns. Amarga watesan hardware, sampeyan ora bisa njaluk kalibrasi liyane nganti kabeh bit mlebu calibration_shift_busy vektor kurang.

OCT Intel FPGA IP Design Example

IP OCT bisa ngasilake ex desainample sing cocog konfigurasi padha milih kanggo IP. Desain example minangka desain prasaja sing ora ngarahake aplikasi tartamtu. Sampeyan bisa nggunakake ex desainample minangka referensi carane instantiate IP. Kanggo ngasilake desain example files, nguripake Generate Examppilihan Desain ing kothak dialog Generasi sak generasi IP.

Cathetan: IP OCT ora ndhukung generasi VHDL.

• Piranti lunak ngasilake _exampdirektori le_design bebarengan karo IP, ngendi iku jeneng IP sampeyan.
• Ing _exampdirektori le_design ngemot skrip make_qii_design.tcl.
• Ing .qsys files kanggo panggunaan internal sajrone desain exampmung generasi. Sampeyan ora bisa nyunting files.

Ngasilake Intel Quartus® Prime Design Example

Skrip make_qii_design.tcl ngasilake desain sing bisa disintesisample bebarengan karo project Intel Quartus® Prime, siap kanggo kompilasi. Kanggo ngasilake desain sing bisa disintesis example, tindakake langkah iki.

1. Sawise ngasilake IP bebarengan karo desain example files, mbukak script ing ngisor iki ing command prompt: quartus_sh -t make_qii_design.tcl.
2. Yen sampeyan pengin nemtokake piranti sing bakal digunakake, gunakake printah ing ngisor iki: quartus_sh -t make_qii_design.tcl .

Skrip ngasilake direktori qii sing ngemot proyek ed_synth.qpf file. Sampeyan bisa mbukak lan ngumpulake proyek iki ing piranti lunak Intel Quartus Prime.

OCT Intel FPGA IP Referensi

OCT Intel FPGA IP Parameter Setelan

Parameter IP OCT

jeneng	Nilai	Katrangan
Jumlah blok OCT	1 nganti 12	Nemtokake jumlah blok OCT sing bakal digawe. Nilai standar yaiku 1.
Gunakake jeneng port sing kompatibel karo mundur	On Mati	Priksa iki kanggo nggunakake jeneng tingkat ndhuwur warisan sing kompatibel karo IP ALTOCT. Parameter iki dipateni kanthi gawan.
mode OCT	Daya munggah panganggo	Nemtokake manawa OCT bisa dikontrol pangguna utawa ora. Nilai standar yaiku Power-up.
Blok OCT x mode kalibrasi	Tunggal pindho POD	Nemtokake mode kalibrasi kanggo OCT. X cocog karo nomer blok OCT. Nilai standar yaiku Tunggal.

OCT Intel FPGA IP Sinyal

Sinyal Antarmuka Input

Jeneng Sinyal	arah	Katrangan
rzqin	Input	Sambungan input saka pad RZQ menyang blok OCT. RZQ pad disambungake menyang resistance external. Blok OCT nggunakake impedansi sing disambungake menyang port rzqin minangka referensi kanggo ngasilake kode kalibrasi. Sinyal iki kasedhiya kanggo mode power-up lan pangguna.
jam	Input	Jam input kanggo mode pangguna OCT. Jam kudu 20 MHz utawa kurang.
ngreset	Input	Sinyal reset input. Reset iku sinkron.
calibration_request	Input	Vektor input kanggo [NUMBER_OF_OCT:0]. Saben bit cocog karo blok OCT. Nalika dicokot disetel kanggo 1, OCT cocog calibrates, banjur serially shift tembung kode menyang blok logika mandap. Panjaluk kasebut kudu ditindakake sajrone rong siklus jam. Amarga watesan hardware, sampeyan kudu ngenteni nganti vektor calibration_shift_busy nul nganti request liyane ditanggepi; Yen ora, panyuwunan sampeyan ora bakal diproses.
calibration_shift_sibuk	Output	Vektor output kanggo [NUMBER_OF_OCT:0] nuduhake blok OCT endi sing lagi nggarap kalibrasi lan ngoper kode terminasi menyang blok logika terminasi. Nalika dicokot 1, iku nuduhake yen pemblokiran OCT calibrating lan ngganti tembung kode kanggo pemblokiran logika mandap.
kalibrasi_sibuk	Output	Vektor output kanggo [NUMBER_OF_OCT:0] nuduhake blok OCT endi sing lagi digunakake kanggo kalibrasi. Nalika dicokot 1, iku nuduhake yen pamblokiran OCT calibrating
okt_ _seri_kontrol terminasi[15:0]	Output	16-dicokot sinyal output, karo kiro-kiro saka 0 kanggo 11. Sinyal iki nyambung menyang port kontrol mandap seri ing input / output buffer. Port iki ngirim kode mandap seri sing kalibrasi Rs.
okt_ kontrol _parallel_termination_[15:0]	Output	16-dicokot sinyal output, karo kiro-kiro saka 0 kanggo 11. sinyal iki nyambung menyang port kontrol mandap podo ing input / output buffer. Port iki ngirim kode terminasi paralel sing kalibrasi Rt.

Tugas QSF

Piranti Intel Stratix 10, Intel Arria 10, lan Intel Cyclone 10 GX duwe setelan Intel Quartus Prime sing gegandhengan karo mandap ing ngisor iki file (.qsf) tugas:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

Tugas QSF

Tugas QSF	Rincian
INPUT_TERMINATION OUTPUT_TERMINATION	Assignment mandap input / output nemtokake nilai mandap ing ohm ing pin ing pitakonan. Example:
	set_instance_assignment -jeneng INPUT_TERMINATION -kanggo set_instance_assignment -jeneng OUTPUT_TERMINATION -kanggo
	Kanggo ngaktifake seri / bandar mandap podo, kalebu assignments iki, kang nemtokake seri lan nilai mandap podo kanggo lencana. Priksa manawa sampeyan nyambungake kontrol mandap seri lan port kontrol mandap paralel saka OCT Intel FPGA IP menyang GPIO Intel FPGA IP. Example:
	set_instance_assignment -name INPUT_TERMINATION "PARALLEL OHM KARO KALIBRASI” -kanggo set_instance_assignment -name OUTPUT_TERMINATION "SERIES OHM KARO KALIBRASI” -kanggo
TERMINATION_CONTROL_BL OCK	Ngarahake Fitter kanggo nggawe sambungan sing tepat saka blok OCT sing dikarepake menyang pin sing ditemtokake. Tugas iki migunani nalika aku / buffer O ora tegas instantiated lan sampeyan kudu digandhengake lencana karo pemblokiran OCT tartamtu. Example:
	set_instance_assignment -jeneng TERMINATION_CONTROL_BLOCK -kanggo
RZQ_GROUP	Tugas iki mung didhukung ing piranti Intel Stratix 10, Intel Arria 10, lan Intel Cyclone 10 GX. Tugas iki nggawe IP OCT tanpa ngowahi RTL. Fitter nggoleki jeneng pin rzq ing netlist. Yen pin ora ana, Fitter nggawe jeneng pin bebarengan karo OCT IP lan sambungan sing cocog. Iki ngidini sampeyan nggawe klompok pin kanggo nyelarasake dening OCT ana utawa ora ana lan Fitter njamin legality desain. Example:
	set_instance_assignment -jeneng RZQ_GROUP -kanggo

Mandap bisa ana ing input lan output buffer, lan kadhangkala bebarengan. Ana rong cara kanggo nggandhengake grup pin karo blok OCT:

• Gunakake assignment .qsf kanggo nunjukaké kang pin (bus) digandhengake karo pemblokiran OCT. Sampeyan bisa nggunakake TERMINATION_CONTROL_BLOCK utawa RZQ_GROUPassignment. Tilas assignment nggandhengake pin karo OCT instantiated ing RTL nalika pungkasan associates pin karo Oct mentas digawe tanpa ngowahi RTL.
• Instantiate primitif buffer I / O ing tingkat ndhuwur lan nyambung menyang pamblokiran OCT cocok.

Cathetan: Kabeh I / O bank karo VCCIO padha bisa nuduhake siji blok OCT sanajan I / O bank tartamtu duwe blok OCT dhewe. Sampeyan bisa nyambungake nomer I / O pin sing ndhukung mandap kalibrasi menyang blok OCT. Priksa manawa sampeyan nyambungake I / Os kanthi konfigurasi sing cocog karo blok OCT. Sampeyan uga kudu mesthekake yen blok OCT lan I / Os sing cocog duwe VCCIO lan seri utawa nilai mandap paralel padha. Kanthi setelan kasebut, Fitter nyelehake blok I / O lan OCT ing kolom sing padha. Piranti lunak Intel Quartus Prime ngasilake pesen peringatan yen ora ana pin sing disambungake menyang blok kasebut.

Aliran Migrasi IP kanggo Piranti Arria V, Siklon V, lan Stratix V

Aliran migrasi IP ngidini sampeyan migrasi IP ALTOCT saka piranti Arria V, Cyclone V, lan Stratix V menyang OCT Intel FPGA IP saka Intel Stratix 10, Intel Arria 10, utawa piranti Intel Cyclone 10 GX. Aliran migrasi IP ngonfigurasi IP OCT supaya cocog karo setelan IP ALTOCT, ngidini sampeyan ngasilake IP maneh.

Cathetan: IP iki mung ndhukung aliran migrasi IP ing mode kalibrasi OCT tunggal. Yen sampeyan nggunakake mode kalibrasi dobel utawa POD, sampeyan ora perlu migrasi IP.

Migrasi IP ALTOCT menyang IP FPGA Intel OCT

Kanggo migrasi IP ALTOCT menyang IP OCT, tindakake langkah iki

1. Bukak IP ALTOCT sampeyan ing Katalog IP.
2. Ing kulawarga piranti sing saiki dipilih, pilih Stratix 10, Arria 10, utawa Cyclone 10 GX.
3. Klik Rampung kanggo mbukak IP OCT ing editor parameter. Editor parameter ngatur setelan IP OCT sing padha karo setelan IP ALTOCT.
4. Yen ana setelan sing ora kompatibel ing antarane loro, pilih setelan sing didhukung anyar.
5. Klik Rampung kanggo regenerasi IP.
6. Ganti instantiasi IP ALTOCT ing RTL nganggo IP OCT.

Cathetan: Jeneng port IP OCT bisa uga ora cocog karo jeneng port IP ALTOCT. Mulane, mung ngganti jeneng IP ing instantiation ora cukup.

OCT Intel FPGA IP User Guide Archives

Yen versi inti IP ora kadhaptar, pandhuan pangguna kanggo versi inti IP sadurunge ditrapake.

Versi IP inti	Pandhuan pangguna
17.1	Pandhuan pangguna Intel FPGA OCT IP Core

Riwayat Revisi Dokumen kanggo OCT Intel FPGA IP User Guide

Versi Dokumen	Versi Intel Quartus Prime	Versi IP	Owah-owahan
2019.07.03	19.2	19.1	Dhukungan tambahan kanggo piranti Intel Stratix 10. Nganyari jeneng IP ing ngisor iki: "Intel FPGA OCT" nganti "OCT Intel FPGA IP"  "Intel FPGA GPIO" dadi "GPIO Intel FPGA IP" Dianyari sinyal s2pload: Dibusak s2pload saka sinyal pangguna sing kasedhiya. Katrangan sing dianyari babagan prilaku sinyal s2pload.

 

Tanggal	Versi	Owah-owahan
November 2017	2017.11.06	Dhukungan tambahan kanggo piranti Intel Cyclone 10 GX. Ganti jeneng Altera OCT IP inti dadi Intel FPGA OCT IP inti. Ganti jeneng Qsys dadi Desainer Platform. Dianyari teks kanggo Intel rebranding tambahan.
Mèi 2017	2017.05.08	Rebranding minangka Intel.
Desember 2015	2015.12.07	Ngganti conto "fungsi mega" dadi "inti IP". Diganti kedadean saka Kwartus II kanggo Quartus Perdana. Macem-macem suntingan kanggo isi lan pranala kanggo nambah gaya lan kajelasan.
Agustus, 2014	2014.08.18	Informasi sing ditambahake babagan kalibrasi OCT ing mode pangguna. Nganyari sinyal lan parameter inti IP: core_rzqin_export diganti dadi rzqin core_series_termination_control_export diganti dadi okt_ _seri_kontrol terminasi[15:0] inti_parallel_termination_control_export diganti oct_ _kontrol_penghentian_paralel[15:0]
November 2013	2013.11.29	Rilis wiwitan.

ID: 683708
Versi: 2019.07.03

Dokumen / Sumber Daya

intel OCT FPGA IP [pdf] Pandhuan pangguna OCT FPGA IP, OCT, FPGA IP

Referensi

• Manual pangguna