Intel E-Series 5 GTS Transceiver

Spesifikasi

• Jeneng produk: GTS Transceiver Dual Simplex Interfaces
• Nomer Model: 825853
• Tanggal release: 2025.01.24

Informasi produk

Transceiver GTS ing Agilex 5 FPGA ndhukung macem-macem implementasi protokol simplex. Ing mode simplex, saluran GTS searah, ninggalake pemancar utawa panrima sing ora digunakake. Kanthi nggunakake mode dual simplex, sampeyan bisa nggunakake saluran sing ora digunakake kanggo ngleksanakake protokol simplex independen liyane.

Pambuka

Pandhuan pangguna iki nerangake cara kanggo ngetrapake mode dual simplex (DS) ing transceiver Agilex™ 5 GTS.

Mode simplex dual nuduhake mode operasi saluran transceiver GTS ngendi sampeyan bisa manggonake pemancar sawijining lan panrima sawijining ing saluran transceiver padha, mangkono nggedhekake pemanfaatan sumber transceiver ing Agilex 5 FPGAs. Pandhuan pangguna nerangake:

• IP protokol simplex sing didhukung ing mode simplex dual
• Cara ngrancang antarmuka dual simplex sadurunge miwiti desain sampeyan
• Carane ngleksanakake alur desain dual simplex

Sampeyan bisa ngetrapake mode dual simplex ing piranti lunak Quartus® Prime Pro Edition versi 24.2 lan sabanjure.

Informasi sing gegandhengan

• GTS Transceiver PHY User Guide
• GTS SDI II Intel FPGA IP User Guide
• GTS SDI II Intel FPGA IP Design Example Pandhuan pangguna
• GTS HDMI Intel FPGA IP User Guide
• GTS HDMI Intel FPGA IP Design Example Pandhuan pangguna
• GTS DisplayPort PHY Altera FPGA IP User Guide
• GTS JESD204C Intel FPGA IP User Guide
• GTS JESD204C Intel FPGA IP Design Example Pandhuan pangguna
• GTS JESD204B Intel FPGA IP User Guide
• GTS JESD204B Intel FPGA IP Design Example Pandhuan pangguna
• GTS Serial Lite IV Intel FPGA IP User Guide
• GTS Serial Lite IV Intel FPGA IP Design Example Pandhuan pangguna
• Pandhuan pangguna Quartus Prime Pro Edition: Kompilasi Desain

© Altera Corporation. Altera, logo Altera, logo 'a', lan tandha Altera liyane minangka merek dagang Altera Corporation. Altera lan Intel njamin kinerja FPGA lan produk semikonduktor kanggo specifications saiki ing sesuai karo Altera utawa Intel babar pisan standar minangka ditrapake, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Altera lan Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan apa wae sing diterangake ing kene kajaba sing disepakati kanggo nulis dening Altera utawa Intel. Pelanggan Altera lan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.

Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

Swaraview

Transceiver GTS ing Agilex 5 FPGA ndhukung macem-macem implementasi protokol simplex. Ing mode simplex, saluran GTS searah lan ninggalake pemancar utawa panrima sing ora digunakake. Nggunakake mode simplex dual, sampeyan bisa nggunakake saluran pemancar utawa panrima sing ora digunakake kanggo ngleksanakake protokol simplex independen liyane kaya sing ditampilake ing gambar ing ngisor iki.

Mode dual simplex (DS) ndhukung kombinasi IP protokol simplex ing ngisor iki (1).

Tabel 1. Kombinasi IP Protokol sing Didhukung kanggo Mode Dual Simplex

IP panrima	IP pemancar
	SDI	HDMI	DisplayPort	Serial Lite IV	JESD204C	JESD204B
SDI	ya wis	ya wis	ya wis	Ora	Ora	Ora
HDMI	ya wis	ya wis	ya wis	Ora	Ora	Ora
DisplayPort	ya wis	ya wis	ya wis	Ora	Ora	Ora
Serial Lite IV	Ora	Ora	Ora	ya wis	Ya (2)	Ya (2)
JESD204C	Ora	Ora	Ora	Ya (2)	ya wis	Ya (2)
JESD204B	Ora	Ora	Ora	Ya (2)	Ya (2)	ya wis

mode DS bisa dipun ginakaken ing piranti lunak Quartus Prime Pro Edition dening ngasilaken DS IP adhedhasar IP protokol simplex, lan nggunakake DS IP kanggo desain RTL minangka disorot ing ngisor iki. IP DS sing digawe kalebu IP simpleks individu sing pengin dipasangake ing mode DS lan digunakake ing desain sampeyan.

1. mode DS mung didhukung kanggo protokol simplex kasebut, lan ora kanggo adat TX / mode RX karo GTS PMA / FEC Direct PHY Intel FPGA IP (kajaba nalika parameter aturan konfigurasi PMA disetel kanggo SDI utawa HDMI).
2. Kombinasi iki ing mode DS ora didhukung ing release saiki saka piranti lunak Quartus Prime Pro Edition.

1. Sembarang modifikasi utawa nganyari versi kanggo IP protokol simplex sing digunakake ing aliran DS mbutuhake DS IP regenerated.
2. Yen sampeyan ora mbutuhake mode DS, langkah iki ora bisa ditrapake.
3. Yen sampeyan ora mbutuhake mode DS, sambungake IP simplex langsung ing desain sampeyan.
4. Sampeyan bisa simulasi IP DS sawise Analysis lan Elaboration.

Pangerten lan Planning Dual Simplex Antarmuka

Sadurunge miwiti implementasine mode DS, nemtokake lan rencana IP simplex (transmitter lan panrima) sing pengin diselehake ing saluran transceiver sing padha. Yen IP simplex ing desain sampeyan ora perlu diselehake ing saluran transceiver sing padha, aliran mode DS sing diterangake ing dokumen iki ora bisa ditrapake lan sampeyan bisa nerusake nggabungake IP simplex langsung menyang desain RTL sampeyan.

Ana rong klompok IP protokol sing bisa ndhukung mode DS:

• SDI, HDMI lan DisplayPort
• SerialLite IV, JESD204C lan JESD204B
  • Sawise nemtokake IP protokol sing didhukung kanggo mode DS, rencanakake carane IP simplex sampeyan dipasangake (pemancar lan panrima ing saluran sing padha) ing saluran sing digunakake. Ing jalur iki, planning adhedhasar panggonan saluran logis kanggo netepake DS Group sing bisa digunakake mengko kanggo generasi DS IP. Sampeyan bisa nindakake assignment seko pin fisik sawise s generasi IPtage.
  • Ex ing ngisor ikiamples ilustrasi carane rencana kanggo IPs prasaja pasangan ing mode DS kanggo netepake DS Group. A DS Group ditetepake minangka pesawat saka IP simplex sing duwe paling siji saluran ing mode DS.

Example 1: Siji SDI Transmitter Dipasangake karo Siji SDI Receiver
Ing mantan ikiample, siji pemancar SDI dipasangake karo siji panrima SDI kanggo mbentuk grup DS minangka ditampilake ing tokoh ing ngisor iki.

Examp2: Siji HDMI Transmitter Dipasangake karo Siji HDMI Receiver
Ing mantan ikiample, siji pemancar HDMI dipasangake karo siji panrima HDMI kanggo mbentuk grup DS minangka ditampilake ing tokoh ing ngisor iki. Sampeyan bisa nyelehake panrima HDMI ing saluran 0-2 utawa saluran 1-3.

Example 3: Siji HDMI Transmitter Dipasangake Kanthi Loro SDI panrima lan SDI Transmitter
Ing mantan ikiample, siji pemancar HDMI dipasangake karo rong panrima SDI kanggo mbentuk grup DS bebarengan karo siji pemancar SDI sing ora dipasangake minangka ditampilake ing gambar ing ngisor iki. Sampeyan bisa kanthi logis nyelehake loro panrima SDI ing lokasi sing beda-beda yen padha dipasangake karo saluran pemancar HDMI. Wiwit pemancar SDI ora dipasangake karo IP simplex liyane, iku ora bagean saka klompok DS (sampeyan ora bisa kalebu ing grup DS) lan ora mbutuhake aliran DS.

Nalika ngrancang pasangan IP simplex kanggo mode DS, sampeyan kudu nimbang ing ngisor iki:

• TX iketan panggonan seko—sanajan pasangan adhedhasar panggonan sing logis, IP pemancar multi-saluran mbutuhake ikatan, lan kudu nyukupi syarat penempatan saluran fisik kaya sing diterangake ing Penempatan Saluran kanggo Konfigurasi Langsung PMA kanggo Gambar Gabungan Jalur Berikat saka Pandhuan Pengguna GTS Transceiver PHY.
• Sistem PLL padha kanggo TX lan RXIP simplex sing dipasangake ing mode DS sing nggunakake mode jam PLL sistem kudu nggunakake Sistem PLL sing padha kanggo saluran kasebut. IP simpleks sing nggunakake mode jam PMA mung bisa dipasangake karo IP simpleks liyane kanthi mode jam PMA. Masangake mode jam PMA lan mode PLL sistem ing saluran ora didhukung.
• Panggunaan FEC kanggo TX lan RX—simplex IP sing dipasangake ing mode DS kanggo saluran kudu duwe setelan FEC sing padha (diaktifake utawa ora digunakake). Kanggo example, yen sampeyan duwe GTS SerialLite IV IP TX karo FEC aktif, sampeyan mung bisa masangake karo liyane GTS SerialLite IV IP RX karo FEC aktif.
• Akses antarmuka peta memori Avalon®- pemancar lan panrima nuduhake siji antarmuka Avalon memori-peta kanggo ngakses saben saluran. Nalika IP simplex dipasangake ing mode DS, digawe DS IP kalebu arbiter antarmuka Avalon memori-dipetake sing nahan pemancar individu IP Avalon antarmuka memori-dipetake lan panrima IP Avalon antarmuka antarmuka memori-peta. Iki padha nalika sampeyan ora nggunakake mode DS.

Ngleksanakake Antarmuka Dual Simplex

Bab iki nggambarake implementasi dual simplex adhedhasar example 2 ing Understanding lan Planning Dual Simplex Interfaces bab. Implementasi DS nggabungake protokol HDMI simplex TX lan simplex RX nanging kanthi tingkat konfigurasi sing beda.

Nggawe IP Simplex
Sampeyan kudu nggawe lan ngasilake saben IP simpleks individu kanthi kapisah kanthi ngetutake pandhuan pangguna khusus IP.

Cathetan:

• Kanggo SDI, sampeyan kudu nggawe IP simplex karo loro Base lan parameter PHY dipilih kanggo pilihan pambungkus SDI_II ing GTS SDI II Intel FPGA IP.
• Kanggo HDMI, sampeyan kudu nggawe IP simplex kanthi parameter HDMI lan Transceiver sing dipilih kanggo pilihan bungkus HDMI ing GTS HDMI Intel FPGA IP.
• Kanggo DisplayPort, sampeyan kudu nggawe IP simplex nggunakake GTS DisplayPort PHY Altera FPGA IP.
• Kanggo JESD204C, sampeyan kudu nggawe IP simplex karo Base lan PHY utawa parameter PHY Mung sing dipilih kanggo pilihan pambungkus JESD204C ing GTS JESD204C Intel FPGA IP.
• Kanggo JESD204B, sampeyan kudu nggawe IP simplex karo Base lan PHY utawa parameter PHY Mung sing dipilih kanggo pilihan pambungkus JESD204B ing GTS JESD204B Intel FPGA IP.
• Kanggo Serial Lite IV, sampeyan kudu nggawe IP simplex kanthi milih opsi Rx utawa Tx kanggo parameter mode PMA. Kanggo RS-FEC, sampeyan kudu ngaktifake parameter Aktifake RS-FEC lan uga ngaktifake RS-FEC ing IP Simplex Serial Lite IV liyane sing diselehake ing parameter saluran sing padha ing panel Gabungan Simplex ing tab IP.

Kanggo ngasilake IP simplex HDMI, tindakake langkah iki:

1. Gawe HDMI simplex TX IP lan HDMI simplex RX IP kanthi milih parameter HDMI lan Transceiver lan paramèter liyane sing cocog kanggo desain sampeyan nggunakake GTS HDMI Intel FPGA IP.
2. Nggawe IP files kanggo IP simplex HDMI kanthi ngeklik langkah Generasi IP ing Dashboard Kompilasi piranti lunak Quartus Prime Pro Edition kaya sing ditampilake ing gambar ing ngisor iki.

Sawise generasi IP rampung kanthi sukses, langkah Generasi IP dadi ijo kanthi tandha centhang ing jejere kaya sing dituduhake ing gambar ing ngisor iki.

Informasi sing gegandhengan

• GTS HDMI Intel FPGA IP User Guide
• GTS SDI II Intel FPGA IP User Guide
• GTS DisplayPort PHY Altera FPGA IP User Guide
• GTS JESD204C Intel FPGA IP User Guide
• GTS JESD204C Intel FPGA IP Design Example Pandhuan pangguna
• GTS JESD204B Intel FPGA IP User Guide
• GTS JESD204B Intel FPGA IP Design Example Pandhuan pangguna
• GTS Serial Lite IV Intel FPGA IP User Guide
• GTS Serial Lite IV Intel FPGA IP Design Example Pandhuan pangguna

Nggunakake Editor Assignment Dual Simplex
Sampeyan bisa nggunakake alat DS Assignment Editor kanggo ngatur lan nggambarake implementasine DS miturut bank lan saluran. Bagean iki mung nyakup langkah-langkah kanggo nggunakake alat DS Assignments Editor khusus kanggo implementasine DS sing diterangake ing pandhuan pangguna iki.

Cathetan:
Deleng Aliran Generasi IP Dual Simplex HSSI ing Pandhuan Pangguna Edisi Quartus Prime Pro: Kompilasi Desain kanggo rincian tambahan.

Kanggo nggunakake DS Assignment Editor kanggo nemtokake grup DS lan nyimpen tugas dual simplex, tindakake langkah iki:

1. Klik Assignments > Dual Simplex (DS) Assignment Editor ing piranti lunak Quartus Prime Pro Edition. DS Assignment Editor mbukak dhaptar kabeh IP simplex dual sing didhukung ing desain sampeyan ing Dhaptar IP lan tugas DS sing ana ing Grup DS. Ing mantan ikiample, windows dhaptar kui HDMI TX lan HDMI RX IPs minangka ditampilake ing tokoh ing ngisor iki.
   Cathetan: Editor Assignment DS mung nampilake IP simplex sing didhukung DS.
2. Ing jendhela DS Assignment Editor, klik-tengen conto hdmi_rx ing IP List, banjur klik Create Instance In > New DS Group minangka ditampilake ing gambar ing ngisor iki. Iki nggawe grup DS anyar sing diarani DS_GROUP_0 lan nambah conto hdmi_rx menyang panel DS Groups.
3. Sabanjure, klik-tengen conto hdmi_tx ing Dhaptar IP, banjur klik Nggawe Instance In > DS_GROUP_0 kaya sing ditampilake ing gambar ing ngisor iki. Iki nambah conto hdmi_tx menyang panel DS Groups sing digawe ing langkah sadurunge.
4. Visualizer ing panel tengen jendhela DS Assignment Editor nampilake susunan DS_GROUP_0 minangka ditampilake ing gambar ing ngisor iki. Panel kiwa ngisor nampilake DS Groups lan nuduhake yen hdmi_rx instantiated minangka
   hdmi_rx_inst0 lan hdmi_tx wis instantiated minangka hdmi_tx_inst0. Yen perlu, sampeyan bisa ngganti jeneng DS_GROUP_0, hdmi_rx_inst0, lan hdmi_tx_inst0 kanthi ngeklik kaping pindho sel Jeneng sing disorot ing gambar ing ngisor iki. Kajaba iku, sampeyan bisa ngganti lokasi conto kanthi nganyari setelan Offset Relatif ing unit saluran. Sampeyan uga bisa ngaktifake Mode Loopback menyang mode loopback sing kasedhiya kanggo debug.
5. Yen desain sampeyan mbutuhake jam input bareng antarane mode RX simplex lan TX simplex, sampeyan bisa ngaktifake fitur Jam Dibagi kanthi milih saben IP instantiated ing panel DS_GROUP_0 lan ngeklik kothak Jam sing dituduhake ing gambar ing ngisor iki. Sampeyan banjur bisa milih port jam saka IP Port menu gulung mudhun lan nyedhiyani jeneng port anyar ing kothak Gabung Port.|
   Cathetan: Mung port jam tartamtu sing kasedhiya kanggo gabung sing gumantung ing IP protokol. Sampeyan kudu mriksa lan konfirmasi apa sampeyan bisa nggabungake port jam sadurunge nerusake langkah iki.
6. Kanggo nyimpen tugas DS, klik Simpen Tugas banjur klik OK ing jendhela sembul.
   

Nalika sampeyan nyimpen assignments DS, padha ditambahake kanthi otomatis menyang project .qsf file minangka ditampilake ing gambar ngisor iki.

Ngasilake IP Simplex Dual
Bagean iki njlèntrèhaké langkah-langkah kanggo generate klompok prasaja dual digawe sadurunge (DS_GROUP_0) ing DS Assignment Editor.

Kanggo ngasilake IP simplex dual lan mriksa laporan, tindakake langkah iki:

1. Klik Generasi IP Dual Simplex HSSI ing Dashboard Kompilasi piranti lunak Quartus Prime Pro Edition kaya sing ditampilake ing gambar ing ngisor iki. Piranti lunak pisanan mbukak langkah Generasi IP banjur mbukak langkah Generasi IP Dual Simplex HSSI.
2. Klik lambang Open Compilation Report jejere langkah HSSI Dual Simplex IP Generation kanggo akses DS IP laporan sing piranti lunak Quartus Prime Pro Edition minangka ditampilake ing ngisor iki. Generasi sukses saka IP DS dituduhake kanthi tandha mriksa.
3. Review User Assignment Report (DS Assignment Editor Report) lan Dual Simplex IP Report laporan sing piranti lunak Quartus Prime Pro Edition ngasilake minangka ditampilake ing tokoh ing ngisor iki.

Nyambungake IP Dual Simplex

• Bagean iki njlèntrèhaké langkah-langkah kanggo nyambungake IP simplex dual sing wis digawe sadurunge menyang desain sampeyan.
• Desain mbutuhake GTS Reset Sequencer Intel FPGA IP lan GTS System PLL Jam Intel FPGA IP kanggo fungsi bener, mulane loro IP kudu instantiated lan disambungake menyang DS IP.

Kanggo nyambungake IP simplex dual, tindakake langkah iki:

1. Piranti lunak Quartus Prime Pro Edition nampilake IP DS lan IP simpleks ing panel Project Navigator kaya sing ditampilake ing gambar ing ngisor iki.Kanggo view modul ndhuwur-tingkat DS IP, nggedhekake DS_GROUP_0.qip file lan klik DS_GROUP_0.sv SystemVerilog file minangka ditampilake ing gambar ing ngisor iki. Piranti lunak Quartus Prime Pro Edition ngasilake antarmuka port IP DS ing DS_GROUP_0.sv SystemVerilog file. DS_GROUP_0.sv sing digawe file nahan kabeh bandar minangka IP simplex lan uga nggabungake port sing digandhengake karo sequencer reset lan sistem PLL (yen digunakake) minangka ditampilake ing tokoh ing ngisor iki.
2. Sabanjure, instantiate modul DS IP ing desain tingkat paling dhuwur file lan nggawe sambungan sing perlu miturut kabutuhan desain minangka ditampilake ing gambar ing ngisor iki.

Verifikasi Implementasi IP Dual Simplex
Bagean iki njlèntrèhaké langkah-langkah kanggo nyintesis lan verifikasi IP simpleks dual sing wis disambung sadurunge ing desain sampeyan.

Kanggo nyintesis lan verifikasi IP simpleks dual, tindakake langkah iki:

1. Sintesis desain kanthi nglakokake langkah Analisis & Sintesis ing Dashboard Kompilasi piranti lunak Quartus Prime Pro Edition. Tokoh ing ngisor iki nuduhake dashboard sawise kompilasi Analisis & Sintesis sing sukses.
2. Sampeyan bisa verifikasi IP DS ing simulasi nalika rampung Analisis & Sintesis. Gambar ing ngisor iki nuduhake mantanample saka simulasi passing IP DS karo testbench HDMI.
   Cathetan: Sampeyan bisa simulasi IP DS sawise Analysis & Elaboration stage rampung.
3. Nindakake panggonan seko pin kanggo desain. Ing piranti lunak Quartus Prime Pro Edition, klik Assignments > Pin Planner kanggo mbukak alat pin planner. Setel pin RX lan TX menyang bank sing padha kanggo nggabungake pin TX simplex lan RX simplex menyang saluran fisik sing padha (kanggo example Bank 4C) minangka ditampilake ing tokoh ing ngisor iki.
4. Mbukak kompilasi lengkap implementasine desain DS minangka ditampilake ing tokoh ing ngisor iki.
5. Sawise kompilasi rampung kanthi sukses, sampeyan bisa mriksa penempatan pin desain kanthi ngeklik Fitter> Rencana> Bukak langkah Laporan Kompilasi ing Dashboard Kompilasi piranti lunak Quartus Prime Pro Edition kaya sing ditampilake ing gambar ing ngisor iki.

Sampeyan banjur bisa verifikasi manawa piranti lunak Quartus Prime Pro Edition diselehake ing TX simplex lan pin RX simplex miturut setelan Pin Planner lan pin kasebut kasil digabungake kanthi mriksa laporan kaya sing ditampilake ing gambar ing ngisor iki.

Riwayat Revisi Dokumen kanggo Pandhuan Pangguna Antarmuka GTS Transceiver Dual Simplex

Versi Dokumen	Versi Quartus Prime	Owah-owahan
2025.01.24	24.3.1	Nindakake owah-owahan ing ngisor iki: Nambahake pranala menyang pandhuan pangguna Serial Lite IV lan JESD204B ing bab Pambuka. Dianyari Kombinasi IP Protokol sing Didhukung kanggo tabel Mode Simplex Dual ing Overview bab karo informasi dhukungan JESD204C. Dianyari bagean Understanding lan Planning Dual Simplex Interfaces karo informasi bab setelan FEC ing mode DS. Dianyari cathetan ing Generating bagean IP Simplex karo GTS JESD204B Intel FPGA IP lan GTS Serial Lite IV Intel FPGA IP setelan syarat kanggo mode simplex. Dianyari bagean Nggunakake Dual Simplex Assignment Editor karo langkah tambahan kanggo nggunakake jam sambungan antarane RX simplex lan TX mode simplex. Dianyari DS_GROUP_0.sv Reset Sequencer lan System PLL Ports Interface tokoh ing bagean Nyambungake Dual Simplex IP.
2024.10.07	24.3	Nindakake owah-owahan ing ngisor iki: Nambahake pranala menyang pandhuan pangguna JESD204C ing bab Pambuka. Dianyari Kombinasi IP Protokol sing Didhukung kanggo tabel Mode Simplex Dual ing Overview bab karo informasi dhukungan JESD204C. Dianyari cathetan ing Generating bagean Simplex IP karo GTS JESD204C Intel FPGA IP setelan syarat kanggo mode simplex.
2024.08.19	24.2	Rilis wiwitan.

FAQ

P: Apa aku bisa nggunakake mode TX / RX khusus karo GTS PMA / FEC Direct PHY Intel FPGA IP ing mode DS?
A: mode DS mung didhukung kanggo protokol simplex tartamtu lan ora kanggo adat TX / mode RX karo GTS PMA / FEC Direct PHY Intel FPGA IP, kajaba nalika parameter aturan konfigurasi PMA disetel kanggo SDI utawa HDMI.

Dokumen / Sumber Daya

Intel E-Series 5 GTS Transceiver [pdf] Pandhuan pangguna E-Series, D-Series, E-Series 5 GTS Transceiver, E-Series, 5 GTS Transceiver, GTS Transceiver, Transceiver

Referensi

• Manual pangguna