Cathetan Rilis IP 25G Ethernet Intel® FPGA
Pandhuan pangguna
Cathetan Rilis IP Intel FPGA Ethernet 25G (Piranti Intel Agilex)
Versi Intel® FPGA IP cocog karo versi piranti lunak Intel Quartus® Prime Design Suite nganti v19.1. Miwiti ing piranti lunak Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP duwe skema versi anyar.
Nomer versi Intel FPGA IP (XYZ) bisa diganti karo saben versi piranti lunak Intel Quartus Prime. Owah-owahan ing:
- X nuduhake revisi utama IP. Yen sampeyan nganyari piranti lunak Intel Quartus Prime, sampeyan kudu nggawe maneh IP.
- Y nuduhake IP kalebu fitur anyar. Gawe maneh IP sampeyan kanggo nyakup fitur-fitur anyar iki.
- Z nuduhake IP kalebu owah-owahan cilik. Gawe maneh IP sampeyan kanggo nyakup owah-owahan kasebut.
1.1. 25G Ethernet Intel FPGA IP v1.0.0
Tabel 1. v1.0.0 2022.09.26
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 22.3 | Dhukungan tambahan kanggo kulawarga piranti Intel Agilex™ F-tile. • Mung tingkat kacepetan 25G didhukung. • 1588 Precision Time Protocol ora didhukung. |
— |
Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan. * Jeneng lan merek liyane bisa uga diklaim minangka properti wong liya.
ISO
9001:2015
Kadhaftar
Cathetan Rilis IP Intel FPGA Ethernet 25G (Perangkat Intel Stratix 10)
Yen cathetan rilis ora kasedhiya kanggo versi IP tartamtu, IP ora ana owah-owahan ing versi kasebut. Kanggo informasi babagan rilis nganyari IP nganti v18.1, deleng Cathetan Rilis Pembaruan Intel Quartus Prime Design Suite.
Versi Intel FPGA IP cocog karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Miwiti ing piranti lunak Intel Quartus Prime Design Suite versi 19.2, Intel
FPGA IP duwe skema versi anyar.
Nomer versi Intel FPGA IP (XYZ) bisa diganti karo saben versi piranti lunak Intel Quartus Prime. Owah-owahan ing:
- X nuduhake revisi utama IP. Yen sampeyan nganyari piranti lunak Intel Quartus Prime, sampeyan kudu nggawe maneh IP.
- Y nuduhake IP kalebu fitur anyar. Gawe maneh IP sampeyan kanggo nyakup fitur-fitur anyar iki.
- Z nuduhake IP kalebu owah-owahan cilik. Gawe maneh IP sampeyan kanggo nyakup owah-owahan kasebut.
Informasi sing gegandhengan
- Cathetan Rilis Pembaruan Intel Quartus Prime Design Suite
- 25G Ethernet Intel Stratix®10 FPGA IP User Guide Archives
- 25G Ethernet Intel Stratix® 10 FPGA IP Design Example Arsip Pandhuan pangguna
- Errata kanggo 25G Ethernet Intel FPGA IP ing Pangkalan Pengetahuan
2.1. 25G Ethernet Intel FPGA IP v19.4.1
Tabel 2. v19.4.1 2020.12.14
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 20.4 | Nganyari mriksa dawa ing pigura VLAN: • Ing versi sadurungé saka 25G Ethernet Intel FPGA IP, kesalahan pigura kegedhen ditegesake nalika kondisi ing ngisor iki ketemu: 1. VLAN a. Deteksi VLAN diaktifake. b. IP ngirim / nampa pigura karo dawa jumlah maksimum TX / dawa pigura RX plus 1 kanggo 4 oktet. 2. SVLAN a. Deteksi SVLAN diaktifake. b. IP ngirim / nampa pigura karo dawa jumlah maksimum TX / dawa pigura RX plus 1 kanggo 8 oktet. • Ing versi iki, IP dianyari kanggo mbenerake prilaku iki. |
— |
| Nganyari akses antarmuka sing dipetakan memori Avalon® menyang antarmuka status_* kanggo nyegah wektu entek sing dipetakan memori Avalon sajrone maca menyang alamat sing ora ana: • Ing versi sadurungé saka 25G Ethernet Intel FPGA IP, diwaca antarmuka Avalon memori-peta kanggo alamat non-ana ing status_ * antarmuka bakal negesake status_waitrequest nganti Avalon memorymapped panjalukan master kaping metu. Jeksa Agung bisa ngetokake saiki wis didandani kanggo ora terus waitrequest nalika alamat non-ana diakses. |
— | |
| Varian sing diaktifake RS-FEC saiki ndhukung throughput 100%. | — |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
Tabel 3. v19.4.0 2019.12.16
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 19.4 | owah-owahan prilaku rx_am_lock: • Ing versi sadurungé saka 25G Ethernet Intel FPGA IP, sinyal rx_am_lock tumindak padha karo rx_block_lock ing kabeh varian. • Ing versi iki, kanggo RSFEC varian IP aktif, rx_am_lock saiki negesake nalika kunci alignment wis ngrambah. Kanggo varian non-RSFEC aktif, rx_am_lock isih tumindak padha karo rx_block_lock. |
Sinyal antarmuka, rx_am_lock, tumindak beda saka versi sadurungé kanggo varian RSFEC-aktif. |
| Dianyari RX MAC Mulai Paket: • Ing versi sadurungé, RX MAC mung mriksa karakter START kanggo nemtokake wiwitan paket. • Ing versi iki, RX MAC saiki mriksa paket sing mlebu kanggo Start of Frame Delimiter (SFD), saliyane karakter START minangka standar. • Yen mode pass-through preamble diaktifake, MAC mriksa mung kanggo karakter START kanggo ngidini preamble adat. |
— | |
| Nambahake ndhaptar anyar kanggo ngaktifake pamriksa preamble: • Ing register RX MAC, ndhaftar ing offset 0x50A [4] bisa ditulis kanggo 1 kanggo ngaktifake pamriksan preamble. Register iki minangka "ora peduli" nalika preamble pass-through diaktifake. |
— |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
Tabel 4. v19.3.0 2019.09.30
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 19.3 | Kanggo varian MAC + PCS + PMA, jeneng modul pambungkus transceiver saiki digawe kanthi dinamis. Iki nyegah tabrakan modul sing ora dikarepake yen sawetara conto IP digunakake ing sistem. | — |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
Tabel 5. v19.2.0 2019.07.01
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 19.2 | Desain Example kanggo 25G Ethernet Intel FPGA IP: • Nganyari opsi kit pangembangan target kanggo piranti Intel Stratix® 10 saka Kit Pengembangan Integritas Sinyal Transceiver Intel Stratix 10 L-Tile GX dadi Intel Stratix 10 10 GX Signal Integrity L-Tile (Produksi) Kit Pangembangan. |
— |
2.5. 25G Ethernet Intel FPGA IP v19.1
Tabel 6. v19.1 April 2019
| Katrangan | Dampak |
| Nambahake fitur anyar - Mode adaptif kanggo Adaptasi RX PMA: • Nambahake parameter anyar-Aktifake pemicu adaptasi otomatis kanggo mode RX PMA CTLE/DFE. |
Owah-owahan iki opsional. Yen sampeyan ora nganyarke inti IP, ora duwe fitur anyar iki. |
| Ganti jeneng parameter Aktifake Altera Debug Master Endpoint (ADME) dadi Aktifake Native PHY Debug Master Endpoint (NPDME) miturut rebranding Intel ing piranti lunak Intel Quartus Prime Pro Edition. Piranti lunak Intel Quartus Prime Standard Edition isih nggunakake Enable Altera Debug Master Endpoint (ADME). | — |
2.6. 25G Ethernet Intel FPGA IP v18.1
Tabel 7. Versi 18.1 September 2018
| Katrangan | Dampak |
| Nambahake fitur anyar - PMA Pilihan: • Nambahake parameter anyar-Varian inti. |
Owah-owahan iki opsional. Yen sampeyan ora nganyarke inti IP, ora duwe fitur-fitur anyar iki. |
| • Added sinyal anyar kanggo 1588 Precision Time Protocol Interface-latency_sclk. | |
| Desain Example kanggo 25G Ethernet Intel FPGA IP: Ganti jeneng pilihan kit pangembangan target kanggo piranti Intel Stratix 10 saka Stratix 10 GX FPGA Development Kit dadi Stratix 10 L-Tile GX Transceiver Signal Development Kit. |
— |
Informasi sing gegandhengan
- 25G Ethernet Intel Stratix 10 FPGA IP User Guide
- 25G Ethernet Intel Stratix 10 FPGA IP Design Example Pandhuan pangguna
- Errata kanggo inti IP Ethernet 25G ing Pangkalan Pengetahuan
2.7. 25G Ethernet Intel FPGA IP v18.0
Tabel 8. Versi 18.0 Mei 2018
| Katrangan | Dampak |
| Rilis awal kanggo piranti Intel Stratix 10. | — |
2.8. 25G Ethernet Intel Stratix 10 FPGA IP User Guide Archives
Versi IP padha karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Saka piranti lunak Intel Quartus Prime Design Suite versi 19.2 utawa luwih anyar, inti IP duwe skema versi IP anyar.
Yen versi inti IP ora kadhaptar, pandhuan pangguna kanggo versi inti IP sadurunge ditrapake.
| Versi Intel Quartus Prime | Versi IP inti | Pandhuan pangguna |
| 20.3 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 20.1 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 19.4 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 19.3 | 19.3.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 19.2 | 19.2.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP User Guide |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP Design Example Arsip Pandhuan pangguna
Versi IP padha karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Saka piranti lunak Intel Quartus Prime Design Suite versi 19.2 utawa luwih anyar, inti IP duwe skema versi IP anyar.
Yen versi inti IP ora kadhaptar, pandhuan pangguna kanggo versi inti IP sadurunge ditrapake.
| Versi Intel Quartus Prime | Versi IP inti | Pandhuan pangguna |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Pandhuan pangguna |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Pandhuan pangguna |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Pandhuan pangguna |
Cathetan Rilis IP Intel FPGA Ethernet 25G (Perangkat Intel Arria 10)
Yen cathetan rilis ora kasedhiya kanggo versi IP tartamtu, IP ora ana owah-owahan ing versi kasebut. Kanggo informasi babagan rilis nganyari IP nganti v18.1, deleng Cathetan Rilis Pembaruan Intel Quartus Prime Design Suite.
Versi Intel FPGA IP cocog karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Miwiti ing piranti lunak Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP duwe skema versi anyar.
Nomer versi Intel FPGA IP (XYZ) bisa diganti karo saben versi piranti lunak Intel Quartus Prime. Owah-owahan ing:
- X nuduhake revisi utama IP. Yen sampeyan nganyari piranti lunak Intel Quartus Prime, sampeyan kudu nggawe maneh IP.
- Y nuduhake IP kalebu fitur anyar. Gawe maneh IP sampeyan kanggo nyakup fitur-fitur anyar iki.
- Z nuduhake IP kalebu owah-owahan cilik. Gawe maneh IP sampeyan kanggo nyakup owah-owahan kasebut.
Informasi sing gegandhengan
- Cathetan Rilis Pembaruan Intel Quartus Prime Design Suite
- 25G Ethernet Intel Arria® 10 Pandhuan Pangguna IP FPGA
- 25G Ethernet Intel Arria® 10 FPGA IP Design Example Pandhuan pangguna
- Errata kanggo 25G Ethernet Intel FPGA IP ing Pangkalan Pengetahuan
3.1. 25G Ethernet Intel FPGA IP v19.4.1
Tabel 9. v19.4.1 2020.12.14
| Intel Quartus Kab Versi Perdana | Katrangan | Dampak |
| 20.4 | Nganyari mriksa dawa ing pigura VLAN: • Ing versi sadurungé saka 25G Ethernet Intel FPGA IP, kesalahan pigura kegedhen ditegesake nalika kondisi ing ngisor iki ketemu: 1. VLAN a. Deteksi VLAN diaktifake. b. IP ngirim / nampa pigura karo dawa jumlah maksimum TX / dawa pigura RX plus 1 kanggo 4 oktet. 2. SVLAN a. Deteksi SVLAN diaktifake. b. IP ngirim / nampa pigura karo dawa jumlah maksimum TX / dawa pigura RX plus 1 kanggo 8 oktet. • Ing versi iki, IP dianyari kanggo mbenerake prilaku iki. |
— |
| Nganyari akses antarmuka sing dipetakan memori Avalon menyang antarmuka status_* kanggo nyegah wektu entek sing dipetakan memori Avalon sajrone maca menyang alamat sing ora ana: • IP dianyari kanggo de-ngaku waitrequest nalika alamat non-ana diakses ing status_ * antarmuka. |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
Tabel 10. v19.4.0 2019.12.16
| Versi Intel Quartus Prime | Katrangan | Dampak |
| 19.4 | owah-owahan prilaku rx_am_lock: • Ing versi sadurungé saka 25G Ethernet Intel FPGA IP, sinyal rx_am_lock tumindak padha karo rx_block_lock ing kabeh varian. • Ing versi iki, kanggo RSFEC varian IP aktif, rx_am_lock saiki negesake nalika kunci alignment wis ngrambah. Kanggo varian non-RSFEC aktif, rx_am_lock isih tumindak padha karo rx_block_lock. |
Sinyal antarmuka, rx_am_lock, tumindak beda saka versi sadurungé kanggo varian RSFEC-aktif. |
| Dianyari RX MAC Mulai Paket: • Ing versi sadurungé, RX MAC mung mriksa karakter START kanggo nemtokake wiwitan paket. • Ing versi iki, RX MAC saiki mriksa paket sing mlebu kanggo Start of Frame Delimiter (SFD), saliyane karakter START minangka standar. • Yen mode pass-through preamble diaktifake, MAC mriksa mung kanggo karakter START kanggo ngidini preamble adat. |
— | |
| Nambahake ndhaptar anyar kanggo ngaktifake pamriksa preamble: • Ing register RX MAC, ndhaftar ing offset 0x50A [4] bisa ditulis kanggo 1 kanggo ngaktifake pamriksan preamble. Register iki minangka "ora peduli" nalika preamble pass-through diaktifake. |
— |
3.3. 25G Ethernet Intel FPGA IP v19.1
Tabel 11. v19.1 April 2019
| Katrangan | Dampak |
| Ganti jeneng parameter Aktifake Altera Debug Master Endpoint (ADME) dadi Aktifake Native PHY Debug Master Endpoint (NPDME) miturut rebranding Intel ing piranti lunak Intel Quartus Prime Pro Edition. Piranti lunak Intel Quartus Prime Standard Edition isih nggunakake Enable Altera Debug Master Endpoint (ADME). | — |
3.4. 25G Ethernet IP inti v17.0
Tabel 12. Versi 17.0 Mei 2017
| Katrangan | Dampak |
| Fitur bayangan sing ditambahake kanggo maca registrasi statistik. • Ing TX statistik ndhaftar, diganti CLEAR_TX_STATS ndhaftar ing offset 0x845 karo CNTR_TX_CONFIG ndhaftar anyar. Register anyar nambah request bayangan lan parity-error bit cetha kanggo dicokot sing mbusak kabeh ndhaftar statistik TX. Nambahake registrasi CNTR_RX_STATUS anyar ing offset 0x846, sing kalebu bit kesalahan paritas lan bit status kanggo panyuwunan bayangan. • Ing registrasi statistik RX, ndhaftar CLEAR_RX_STATS diganti ing offset 0x945 karo ndhaftar CNTR_RX_CONFIG anyar. Register anyar nambahake panjalukan bayangan lan bit cetha kesalahan paritas menyang bit sing mbusak kabeh ndhaftar statistik TX. Added anyar CNTR_TX_STATUS ndhaftar ing offset 0x946, kalebu bit parity-error lan bit status kanggo request bayangan. |
Fitur anyar ndhukung linuwih apik ing statistik counter maca. Kanggo maca counter statistik, pisanan nyetel bit request bayangan kanggo pesawat saka register (RX utawa TX), banjur maca saka gambar asli seko saka register. Nilai sing diwaca mandheg mundhak nalika fitur bayangan ana ing efek, nanging counter ndasari terus nambah. Sawise sampeyan ngreset panjalukan, counters nerusake nilai akumulasi. Kajaba iku, lapangan register anyar kalebu status parityerror lan bit cetha. |
| Format panandha keselarasan RS-FEC sing diowahi kanggo tundhuk karo Klausa 108 sing saiki wis rampung saka IEEE 802.3by spesifikasi. Sadurunge, fitur RS-FEC tundhuk karo Jadwal Konsorsium 25G/50G 3, sadurunge IEEE finalisasi spesifikasi. |
RX RS-FEC saiki ndeteksi lan ngunci kanggo loro tandha keselarasan lawas lan anyar, nanging TX RS-FEC mung ngasilake format panandha keselarasan IEEE anyar. |
Informasi sing gegandhengan
- 25G Ethernet IP inti Pandhuan pangguna
- Errata kanggo inti IP Ethernet 25G ing Pangkalan Pengetahuan
3.5. 25G Ethernet IP inti v16.1
Tabel 13. Versi 16.1 Oktober 2016
| Katrangan | Dampak |
| Rilis awal ing Intel FPGA IP Library. | — |
Informasi sing gegandhengan
- 25G Ethernet IP inti Pandhuan pangguna
- Errata kanggo inti IP Ethernet 25G ing Pangkalan Pengetahuan
3.6. 25G Ethernet Intel Arria® 10 FPGA IP User Guide Arsip
Versi IP padha karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Saka piranti lunak Intel Quartus Prime Design Suite versi 19.2 utawa luwih anyar, inti IP duwe skema versi IP anyar.
Yen versi inti IP ora kadhaptar, pandhuan pangguna kanggo versi inti IP sadurunge ditrapake.
| Versi Intel Quartus Prime | Versi IP | Pandhuan pangguna |
| 20.3 | 19.4.0 | 25G Ethernet Intel Arria® 10 Pandhuan Pangguna IP FPGA |
| 19.4 | 19.4.0 | 25G Ethernet Intel Arria 10 Pandhuan pangguna IP FPGA |
| 17.0 | 17.0 | 25G Ethernet Intel Arria 10 Pandhuan pangguna IP FPGA |
3.7. 25G Ethernet Intel Arria 10 FPGA IP Design Example Panganggo Pandhuan Arsip
Versi IP padha karo versi piranti lunak Intel Quartus Prime Design Suite nganti v19.1. Saka piranti lunak Intel Quartus Prime Design Suite versi 19.2 utawa luwih anyar, inti IP duwe skema versi IP anyar.
Yen versi inti IP ora kadhaptar, pandhuan pangguna kanggo versi inti IP sadurunge ditrapake.
| Versi Intel Quartus Prime | Versi IP inti | Pandhuan pangguna |
| 16.1 | 16.1 | 25G Ethernet Desain Example Pandhuan pangguna |
Cathetan Rilis IP 25G Ethernet Intel® FPGA
Versi Online
Kirimi Umpan Balik
Nomer Kode : 683067
Versi: 2022.09.26
Dokumen / Sumber Daya
 |
intel 25G Ethernet Intel FPGA IP [pdf] Pandhuan pangguna 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |